POWER DISSIPATION CONTROL MECHANISM FOR CPU

POWER DISSIPATION CONTROL MECHANISM FOR CPU

A power dissipation control mechanism for a central processing unit includes a power estimation circuit for estimating the power dissipation of instructions executed by the central processing during a selected time interval and a speed controller for adjusting the speed of the central processing uni...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: IACOBOVICI, SORIN, MELANSON, RONALD
Format: Patent
Sprache:eng ; fre
Schlagworte:
CALCULATING
COMPUTING
COUNTING
ELECTRIC DIGITAL DATA PROCESSING
PHYSICS
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page
container_issue
container_start_page
container_title
container_volume
creator IACOBOVICI, SORIN
MELANSON, RONALD
description A power dissipation control mechanism for a central processing unit includes a power estimation circuit for estimating the power dissipation of instructions executed by the central processing during a selected time interval and a speed controller for adjusting the speed of the central processing unit in response to the estimated power dissipation produced by the power estimation circuit. L'invention concerne un mécanisme de commande de dissipation de puissance destiné à une unité centrale. Ce mécanisme comprend un circuit d'estimation de puissance servant à estimer la dissipation de puissance des instructions exécutées par l'unité centrale pendant un intervalle de temps sélectionné et une unité de commande de la vitesse permettant de régler la vitesse de l'unité centrale en réponse à la dissipation de puissance estimée produite par le circuit d'estimation de puissance.
format Patent
fullrecord <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_WO0227450A3</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>WO0227450A3</sourcerecordid><originalsourceid>FETCH-epo_espacenet_WO0227450A33</originalsourceid><addsrcrecordid>eNrjZNAO8A93DVJw8QwO9gxwDPH091Nw9vcLCfL3UfB1dfZw9PMM9lVw8w9ScA4I5WFgTUvMKU7lhdLcDApuriHOHrqpBfnxqcUFicmpeakl8eH-BkZG5iamBo7GxkQoAQBEeSTB</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>POWER DISSIPATION CONTROL MECHANISM FOR CPU</title><source>esp@cenet</source><creator>IACOBOVICI, SORIN ; MELANSON, RONALD</creator><creatorcontrib>IACOBOVICI, SORIN ; MELANSON, RONALD</creatorcontrib><description>A power dissipation control mechanism for a central processing unit includes a power estimation circuit for estimating the power dissipation of instructions executed by the central processing during a selected time interval and a speed controller for adjusting the speed of the central processing unit in response to the estimated power dissipation produced by the power estimation circuit. L'invention concerne un mécanisme de commande de dissipation de puissance destiné à une unité centrale. Ce mécanisme comprend un circuit d'estimation de puissance servant à estimer la dissipation de puissance des instructions exécutées par l'unité centrale pendant un intervalle de temps sélectionné et une unité de commande de la vitesse permettant de régler la vitesse de l'unité centrale en réponse à la dissipation de puissance estimée produite par le circuit d'estimation de puissance.</description><edition>7</edition><language>eng ; fre</language><subject>CALCULATING ; COMPUTING ; COUNTING ; ELECTRIC DIGITAL DATA PROCESSING ; PHYSICS</subject><creationdate>2003</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20030731&amp;DB=EPODOC&amp;CC=WO&amp;NR=0227450A3$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,780,885,25564,76547</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20030731&amp;DB=EPODOC&amp;CC=WO&amp;NR=0227450A3$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>IACOBOVICI, SORIN</creatorcontrib><creatorcontrib>MELANSON, RONALD</creatorcontrib><title>POWER DISSIPATION CONTROL MECHANISM FOR CPU</title><description>A power dissipation control mechanism for a central processing unit includes a power estimation circuit for estimating the power dissipation of instructions executed by the central processing during a selected time interval and a speed controller for adjusting the speed of the central processing unit in response to the estimated power dissipation produced by the power estimation circuit. L'invention concerne un mécanisme de commande de dissipation de puissance destiné à une unité centrale. Ce mécanisme comprend un circuit d'estimation de puissance servant à estimer la dissipation de puissance des instructions exécutées par l'unité centrale pendant un intervalle de temps sélectionné et une unité de commande de la vitesse permettant de régler la vitesse de l'unité centrale en réponse à la dissipation de puissance estimée produite par le circuit d'estimation de puissance.</description><subject>CALCULATING</subject><subject>COMPUTING</subject><subject>COUNTING</subject><subject>ELECTRIC DIGITAL DATA PROCESSING</subject><subject>PHYSICS</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2003</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZNAO8A93DVJw8QwO9gxwDPH091Nw9vcLCfL3UfB1dfZw9PMM9lVw8w9ScA4I5WFgTUvMKU7lhdLcDApuriHOHrqpBfnxqcUFicmpeakl8eH-BkZG5iamBo7GxkQoAQBEeSTB</recordid><startdate>20030731</startdate><enddate>20030731</enddate><creator>IACOBOVICI, SORIN</creator><creator>MELANSON, RONALD</creator><scope>EVB</scope></search><sort><creationdate>20030731</creationdate><title>POWER DISSIPATION CONTROL MECHANISM FOR CPU</title><author>IACOBOVICI, SORIN ; MELANSON, RONALD</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_WO0227450A33</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; fre</language><creationdate>2003</creationdate><topic>CALCULATING</topic><topic>COMPUTING</topic><topic>COUNTING</topic><topic>ELECTRIC DIGITAL DATA PROCESSING</topic><topic>PHYSICS</topic><toplevel>online_resources</toplevel><creatorcontrib>IACOBOVICI, SORIN</creatorcontrib><creatorcontrib>MELANSON, RONALD</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>IACOBOVICI, SORIN</au><au>MELANSON, RONALD</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>POWER DISSIPATION CONTROL MECHANISM FOR CPU</title><date>2003-07-31</date><risdate>2003</risdate><abstract>A power dissipation control mechanism for a central processing unit includes a power estimation circuit for estimating the power dissipation of instructions executed by the central processing during a selected time interval and a speed controller for adjusting the speed of the central processing unit in response to the estimated power dissipation produced by the power estimation circuit. L'invention concerne un mécanisme de commande de dissipation de puissance destiné à une unité centrale. Ce mécanisme comprend un circuit d'estimation de puissance servant à estimer la dissipation de puissance des instructions exécutées par l'unité centrale pendant un intervalle de temps sélectionné et une unité de commande de la vitesse permettant de régler la vitesse de l'unité centrale en réponse à la dissipation de puissance estimée produite par le circuit d'estimation de puissance.</abstract><edition>7</edition><oa>free_for_read</oa></addata></record>
fulltext fulltext_linktorsrc
identifier
ispartof
issn
language eng ; fre
recordid cdi_epo_espacenet_WO0227450A3
source esp@cenet
subjects CALCULATING
COMPUTING
COUNTING
ELECTRIC DIGITAL DATA PROCESSING
PHYSICS
title POWER DISSIPATION CONTROL MECHANISM FOR CPU
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-01-03T18%3A47%3A31IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=IACOBOVICI,%20SORIN&rft.date=2003-07-31&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EWO0227450A3%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true