ADJUSTABLE TRIGGER VOLTAGE CIRCUIT FOR SUB-MICROMETER SILICON IC ESD PROTECTION

An electrostatic protection (ESD) circuit for an integrated circuit (IC) includes a string of a plurality of diodes connected between a Vss line and a Vdd line. A first PMOS transistor and a first NMOS transistor are connected in series between the Vdd line and the string of diodes. The first PMOS transistor has a gate connected between two of the diodes of the string, and the NMOS transistor has a gate connected to the Vdd line. A second PMOS transistor and a second NMOS transistor are connected in series between the Vss line and the Vdd line with the PMOS transistor having a gate connected to the junction between the first PMOS transistor and the first NMOS transistor, and the second NMOS transistor having a gate connected to the Vdd line. A clamp NMOS transistor is connected between the Vss line and the Vdd line and has a gate connected to the junction between the second PMOS transistor and the second NMOS transistor. A diode may be connected between the Vdd line and the second PMOS transistor. L'invention concerne un circuit de protection contre les décharges électrostatiques (ESD) destiné à un circuit intégré et comprenant une série de diodes reliées entre une ligne Vss et une ligne Vdd. Un premier transistor PMOS et un premier transistor NMOS sont reliés en série entre la ligne Vdd et lesdites diodes. Le premier transistor PMOS possède une porte reliée entre deux des diodes, le transistor NMOS ayant une porte reliée à la ligne Vdd. Un second transistor PMOS et un second transistor NMOS sont reliés en série entre la ligne Vss et la ligne Vdd, le transistor PMOS ayant une porte reliée à la jonction située entre le premier transistor PMOS et le premier transistor NMOS, tandis que le second transistor NMOS possède une porte reliée à la ligne Vdd. Un transistor NMOS caleur est relié entre les lignes Vss et Vdd et possède une porte reliée à la jonction située entre le second transistor PMOS et le second transistor NMOS. Une diode peut être reliée entre la ligne Vdd et le second transistor PMOS.