WAFER LEVEL BURN-IN AND ELECTRICAL TEST SYSTEM AND METHOD
A burn-in and electrical test system (20) includes a temperature controlled zone (22) and a cool zone (24) separated by a transition zone (25. The temperature controlled zone (22) is configured to receive a plurality of wafer cartridges (26) and connect the cartridges (26) to test electronics (28) a...
Gespeichert in:
| Hauptverfasser: | , , |
|---|---|
| Format: | Patent |
| Sprache: | eng ; fre |
| Schlagworte: | |
| Online-Zugang: | Volltext bestellen |
| Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
| container_end_page | |
|---|---|
| container_issue | |
| container_start_page | |
| container_title | |
| container_volume | |
| creator | RICHMOND, DONALD, PAUL, II LOBACZ, JERZY HOANG, JOHN, DINH |
| description | A burn-in and electrical test system (20) includes a temperature controlled zone (22) and a cool zone (24) separated by a transition zone (25. The temperature controlled zone (22) is configured to receive a plurality of wafer cartridges (26) and connect the cartridges (26) to test electronics (28) and power electronics (30), which are mounted in the cool zone (24). Each of the wafer cartridges (26) contains a semiconductor wafer incorporating a plurality of integrated circuits. The test electronics (28) consists of a pattern generator PCB (100) and a signal driver and fault analysis PCB (102) connected together by a parallel bus (104). The pattern generator PCB (100) and the fault analysis PCB (102) are connected to a rigid signal probe PCB (104) in cartridge (26) to provide a straight through signal path. The probe PCB (104) is rigid in order to allow close control of capacitance between each signal line and a backplane, thus providing impedance controlled interconnections between a semiconductor wafer under test and the test electronics (28). The power distribution system (30) is connected to a probe power PCB (106) in the cartridge (26). The probe power PCB (106) has at least a bendable portion in order to allow it to be positioned closely adjacent to and parallel with the rigid probe PCB (104), yet extend a substantial distance away from the probe PCB (106) at its interconnection (109).
L'invention concerne un système d'essai électrique et de déverminage (20), qui comprend une zone à température contrôlée (22) et une zone fraîche (24) entre lesquelles est placée une zone de transition (25). La zone à température contrôlée (22) est destinée à recevoir une pluralité de cartouches (26) de plaquettes, et à relier ces cartouches (26) au système électronique d'essai (28) et au système électronique de puissance (30), qui sont montés dans la zone fraîche (24). Chacune des cartouches (26) de plaquettes contient une tranche de semi-conducteur incorporant une pluralité de circuits intégrés. Le système électronique d'essai (28) comporte une carte (100) générateur de motifs et une carte (102) actionneur de signaux et analyse des fautes, reliées ensemble par un bus parallèle (104). Ces deux cartes sont connectées à une carte (104) rigide de sonde de signaux, située dans la cartouche (26), permettant de définir un parcours de signal ininterrompu. La carte (104) sonde est rigide de manière à permettre un contrôle minutieux de la capacitance entre chaque ligne de signa |
| format | Patent |
| fullrecord | <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_WO0104641A2</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>WO0104641A2</sourcerecordid><originalsourceid>FETCH-epo_espacenet_WO0104641A23</originalsourceid><addsrcrecordid>eNrjZLAMd3RzDVLwcQ1z9VFwCg3y0_X0U3D0c1Fw9XF1DgnydHb0UQhxDQ5RCI4MDnH1BUv5uoZ4-LvwMLCmJeYUp_JCaW4GBTfXEGcP3dSC_PjU4oLE5NS81JL4cH8DQwMTMxNDRyNjIpQAABqhKBg</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>WAFER LEVEL BURN-IN AND ELECTRICAL TEST SYSTEM AND METHOD</title><source>esp@cenet</source><creator>RICHMOND, DONALD, PAUL, II ; LOBACZ, JERZY ; HOANG, JOHN, DINH</creator><creatorcontrib>RICHMOND, DONALD, PAUL, II ; LOBACZ, JERZY ; HOANG, JOHN, DINH</creatorcontrib><description>A burn-in and electrical test system (20) includes a temperature controlled zone (22) and a cool zone (24) separated by a transition zone (25. The temperature controlled zone (22) is configured to receive a plurality of wafer cartridges (26) and connect the cartridges (26) to test electronics (28) and power electronics (30), which are mounted in the cool zone (24). Each of the wafer cartridges (26) contains a semiconductor wafer incorporating a plurality of integrated circuits. The test electronics (28) consists of a pattern generator PCB (100) and a signal driver and fault analysis PCB (102) connected together by a parallel bus (104). The pattern generator PCB (100) and the fault analysis PCB (102) are connected to a rigid signal probe PCB (104) in cartridge (26) to provide a straight through signal path. The probe PCB (104) is rigid in order to allow close control of capacitance between each signal line and a backplane, thus providing impedance controlled interconnections between a semiconductor wafer under test and the test electronics (28). The power distribution system (30) is connected to a probe power PCB (106) in the cartridge (26). The probe power PCB (106) has at least a bendable portion in order to allow it to be positioned closely adjacent to and parallel with the rigid probe PCB (104), yet extend a substantial distance away from the probe PCB (106) at its interconnection (109).
L'invention concerne un système d'essai électrique et de déverminage (20), qui comprend une zone à température contrôlée (22) et une zone fraîche (24) entre lesquelles est placée une zone de transition (25). La zone à température contrôlée (22) est destinée à recevoir une pluralité de cartouches (26) de plaquettes, et à relier ces cartouches (26) au système électronique d'essai (28) et au système électronique de puissance (30), qui sont montés dans la zone fraîche (24). Chacune des cartouches (26) de plaquettes contient une tranche de semi-conducteur incorporant une pluralité de circuits intégrés. Le système électronique d'essai (28) comporte une carte (100) générateur de motifs et une carte (102) actionneur de signaux et analyse des fautes, reliées ensemble par un bus parallèle (104). Ces deux cartes sont connectées à une carte (104) rigide de sonde de signaux, située dans la cartouche (26), permettant de définir un parcours de signal ininterrompu. La carte (104) sonde est rigide de manière à permettre un contrôle minutieux de la capacitance entre chaque ligne de signaux et une face arrière, ce qui permet de créer des interconnexions à impédance contrôlée entre une tranche de semi-conducteur à l'essai et un système électronique d'essai (28). Le réseau de distribution d'énergie (30) est relié à une carte (106) puissance de sonde, placée dans la cartouche (26). La carte (106) puissance de sonde comprend au moins une partie cintrable qui permet à ladite carte d'être placée sensiblement adjacente et parallèle à la carte (104) rigide sonde, en s'étendant néanmoins à une distance sensiblement éloignée de la carte (106) sonde au niveau de son interconnexion (109).</description><edition>7</edition><language>eng ; fre</language><subject>BASIC ELECTRIC ELEMENTS ; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS ; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ; ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR ; ELECTRICITY ; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS ; MEASURING ; MEASURING ELECTRIC VARIABLES ; MEASURING MAGNETIC VARIABLES ; PHYSICS ; PRINTED CIRCUITS ; SEMICONDUCTOR DEVICES ; TESTING</subject><creationdate>2001</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20010118&DB=EPODOC&CC=WO&NR=0104641A2$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,776,881,25542,76516</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20010118&DB=EPODOC&CC=WO&NR=0104641A2$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>RICHMOND, DONALD, PAUL, II</creatorcontrib><creatorcontrib>LOBACZ, JERZY</creatorcontrib><creatorcontrib>HOANG, JOHN, DINH</creatorcontrib><title>WAFER LEVEL BURN-IN AND ELECTRICAL TEST SYSTEM AND METHOD</title><description>A burn-in and electrical test system (20) includes a temperature controlled zone (22) and a cool zone (24) separated by a transition zone (25. The temperature controlled zone (22) is configured to receive a plurality of wafer cartridges (26) and connect the cartridges (26) to test electronics (28) and power electronics (30), which are mounted in the cool zone (24). Each of the wafer cartridges (26) contains a semiconductor wafer incorporating a plurality of integrated circuits. The test electronics (28) consists of a pattern generator PCB (100) and a signal driver and fault analysis PCB (102) connected together by a parallel bus (104). The pattern generator PCB (100) and the fault analysis PCB (102) are connected to a rigid signal probe PCB (104) in cartridge (26) to provide a straight through signal path. The probe PCB (104) is rigid in order to allow close control of capacitance between each signal line and a backplane, thus providing impedance controlled interconnections between a semiconductor wafer under test and the test electronics (28). The power distribution system (30) is connected to a probe power PCB (106) in the cartridge (26). The probe power PCB (106) has at least a bendable portion in order to allow it to be positioned closely adjacent to and parallel with the rigid probe PCB (104), yet extend a substantial distance away from the probe PCB (106) at its interconnection (109).
L'invention concerne un système d'essai électrique et de déverminage (20), qui comprend une zone à température contrôlée (22) et une zone fraîche (24) entre lesquelles est placée une zone de transition (25). La zone à température contrôlée (22) est destinée à recevoir une pluralité de cartouches (26) de plaquettes, et à relier ces cartouches (26) au système électronique d'essai (28) et au système électronique de puissance (30), qui sont montés dans la zone fraîche (24). Chacune des cartouches (26) de plaquettes contient une tranche de semi-conducteur incorporant une pluralité de circuits intégrés. Le système électronique d'essai (28) comporte une carte (100) générateur de motifs et une carte (102) actionneur de signaux et analyse des fautes, reliées ensemble par un bus parallèle (104). Ces deux cartes sont connectées à une carte (104) rigide de sonde de signaux, située dans la cartouche (26), permettant de définir un parcours de signal ininterrompu. La carte (104) sonde est rigide de manière à permettre un contrôle minutieux de la capacitance entre chaque ligne de signaux et une face arrière, ce qui permet de créer des interconnexions à impédance contrôlée entre une tranche de semi-conducteur à l'essai et un système électronique d'essai (28). Le réseau de distribution d'énergie (30) est relié à une carte (106) puissance de sonde, placée dans la cartouche (26). La carte (106) puissance de sonde comprend au moins une partie cintrable qui permet à ladite carte d'être placée sensiblement adjacente et parallèle à la carte (104) rigide sonde, en s'étendant néanmoins à une distance sensiblement éloignée de la carte (106) sonde au niveau de son interconnexion (109).</description><subject>BASIC ELECTRIC ELEMENTS</subject><subject>CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS</subject><subject>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</subject><subject>ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR</subject><subject>ELECTRICITY</subject><subject>MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS</subject><subject>MEASURING</subject><subject>MEASURING ELECTRIC VARIABLES</subject><subject>MEASURING MAGNETIC VARIABLES</subject><subject>PHYSICS</subject><subject>PRINTED CIRCUITS</subject><subject>SEMICONDUCTOR DEVICES</subject><subject>TESTING</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2001</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZLAMd3RzDVLwcQ1z9VFwCg3y0_X0U3D0c1Fw9XF1DgnydHb0UQhxDQ5RCI4MDnH1BUv5uoZ4-LvwMLCmJeYUp_JCaW4GBTfXEGcP3dSC_PjU4oLE5NS81JL4cH8DQwMTMxNDRyNjIpQAABqhKBg</recordid><startdate>20010118</startdate><enddate>20010118</enddate><creator>RICHMOND, DONALD, PAUL, II</creator><creator>LOBACZ, JERZY</creator><creator>HOANG, JOHN, DINH</creator><scope>EVB</scope></search><sort><creationdate>20010118</creationdate><title>WAFER LEVEL BURN-IN AND ELECTRICAL TEST SYSTEM AND METHOD</title><author>RICHMOND, DONALD, PAUL, II ; LOBACZ, JERZY ; HOANG, JOHN, DINH</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_WO0104641A23</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; fre</language><creationdate>2001</creationdate><topic>BASIC ELECTRIC ELEMENTS</topic><topic>CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS</topic><topic>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</topic><topic>ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR</topic><topic>ELECTRICITY</topic><topic>MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS</topic><topic>MEASURING</topic><topic>MEASURING ELECTRIC VARIABLES</topic><topic>MEASURING MAGNETIC VARIABLES</topic><topic>PHYSICS</topic><topic>PRINTED CIRCUITS</topic><topic>SEMICONDUCTOR DEVICES</topic><topic>TESTING</topic><toplevel>online_resources</toplevel><creatorcontrib>RICHMOND, DONALD, PAUL, II</creatorcontrib><creatorcontrib>LOBACZ, JERZY</creatorcontrib><creatorcontrib>HOANG, JOHN, DINH</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>RICHMOND, DONALD, PAUL, II</au><au>LOBACZ, JERZY</au><au>HOANG, JOHN, DINH</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>WAFER LEVEL BURN-IN AND ELECTRICAL TEST SYSTEM AND METHOD</title><date>2001-01-18</date><risdate>2001</risdate><abstract>A burn-in and electrical test system (20) includes a temperature controlled zone (22) and a cool zone (24) separated by a transition zone (25. The temperature controlled zone (22) is configured to receive a plurality of wafer cartridges (26) and connect the cartridges (26) to test electronics (28) and power electronics (30), which are mounted in the cool zone (24). Each of the wafer cartridges (26) contains a semiconductor wafer incorporating a plurality of integrated circuits. The test electronics (28) consists of a pattern generator PCB (100) and a signal driver and fault analysis PCB (102) connected together by a parallel bus (104). The pattern generator PCB (100) and the fault analysis PCB (102) are connected to a rigid signal probe PCB (104) in cartridge (26) to provide a straight through signal path. The probe PCB (104) is rigid in order to allow close control of capacitance between each signal line and a backplane, thus providing impedance controlled interconnections between a semiconductor wafer under test and the test electronics (28). The power distribution system (30) is connected to a probe power PCB (106) in the cartridge (26). The probe power PCB (106) has at least a bendable portion in order to allow it to be positioned closely adjacent to and parallel with the rigid probe PCB (104), yet extend a substantial distance away from the probe PCB (106) at its interconnection (109).
L'invention concerne un système d'essai électrique et de déverminage (20), qui comprend une zone à température contrôlée (22) et une zone fraîche (24) entre lesquelles est placée une zone de transition (25). La zone à température contrôlée (22) est destinée à recevoir une pluralité de cartouches (26) de plaquettes, et à relier ces cartouches (26) au système électronique d'essai (28) et au système électronique de puissance (30), qui sont montés dans la zone fraîche (24). Chacune des cartouches (26) de plaquettes contient une tranche de semi-conducteur incorporant une pluralité de circuits intégrés. Le système électronique d'essai (28) comporte une carte (100) générateur de motifs et une carte (102) actionneur de signaux et analyse des fautes, reliées ensemble par un bus parallèle (104). Ces deux cartes sont connectées à une carte (104) rigide de sonde de signaux, située dans la cartouche (26), permettant de définir un parcours de signal ininterrompu. La carte (104) sonde est rigide de manière à permettre un contrôle minutieux de la capacitance entre chaque ligne de signaux et une face arrière, ce qui permet de créer des interconnexions à impédance contrôlée entre une tranche de semi-conducteur à l'essai et un système électronique d'essai (28). Le réseau de distribution d'énergie (30) est relié à une carte (106) puissance de sonde, placée dans la cartouche (26). La carte (106) puissance de sonde comprend au moins une partie cintrable qui permet à ladite carte d'être placée sensiblement adjacente et parallèle à la carte (104) rigide sonde, en s'étendant néanmoins à une distance sensiblement éloignée de la carte (106) sonde au niveau de son interconnexion (109).</abstract><edition>7</edition><oa>free_for_read</oa></addata></record> |
| fulltext | fulltext_linktorsrc |
| identifier | |
| ispartof | |
| issn | |
| language | eng ; fre |
| recordid | cdi_epo_espacenet_WO0104641A2 |
| source | esp@cenet |
| subjects | BASIC ELECTRIC ELEMENTS CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR ELECTRICITY MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS MEASURING MEASURING ELECTRIC VARIABLES MEASURING MAGNETIC VARIABLES PHYSICS PRINTED CIRCUITS SEMICONDUCTOR DEVICES TESTING |
| title | WAFER LEVEL BURN-IN AND ELECTRICAL TEST SYSTEM AND METHOD |
| url | https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-02-21T07%3A54%3A23IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=RICHMOND,%20DONALD,%20PAUL,%20II&rft.date=2001-01-18&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EWO0104641A2%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true |