EXECUTING PROGRAMS FOR A FIRST COMPUTER ARCHITECTURE ON A COMPUTER OF A SECOND ARCHITECTURE

A computer able to execute programs coded in either of two binary instruction sets. Memory is divided into regions, and each region is marked to indicate which of the two instruction sets are to be used to execute instructions fetched from that region. The native operating system manages contexts so...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: YATES, JOHN, S., JR, ADLER, MICHAEL, C, HOHENSEE, PAUL, H, VAN DYKE, KORBIN, S, SAUND, GURJEET, SINGH, JURICH, DALE, R, RAMESH, T., R, PATKAR, NITEEN, ARAVIND, REESE, DAVID, L, NIJHAWAN, SANDEEP, STORCH, MATTHEW, F, PURCELL, STEPHEN, C, CAMPBELL, PAUL, THUSOO, SHALESH
Format: Patent
Sprache:eng ; fre
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page
container_issue
container_start_page
container_title
container_volume
creator YATES, JOHN, S., JR
ADLER, MICHAEL, C
HOHENSEE, PAUL, H
VAN DYKE, KORBIN, S
SAUND, GURJEET, SINGH
JURICH, DALE, R
RAMESH, T., R
PATKAR, NITEEN, ARAVIND
REESE, DAVID, L
NIJHAWAN, SANDEEP
STORCH, MATTHEW, F
PURCELL, STEPHEN, C
CAMPBELL, PAUL
THUSOO, SHALESH
description A computer able to execute programs coded in either of two binary instruction sets. Memory is divided into regions, and each region is marked to indicate which of the two instruction sets are to be used to execute instructions fetched from that region. The native operating system manages contexts so that the operating system for the guest instruction set architecture can context switch, even if the process being context-switched out is a process in the native instruction set. Code in the guest instruction set is profiled to determine which portions are most profitably translated into the native instruction set. Circuitry recognizes when execution of a binary in the guest instruction set has reached a flow point for which a translated native equivalent exists. Concurrency controls protect the translated native code against modification by self-modifying code or DMA writes. La présente invention concerne un ordinateur capable d'exécuter des programmes codés dans l'un de deux ensembles d'instructions binaires. La mémoire est divisée en régions, et chaque région est marqué afin d'indiquer lequel des deux ensembles d'instructions est à utiliser pour l'exécution des instructions appelées provenant de cette région. Le système d'exploitation natif gère les contextes de manière à ce qu'il soit possible à ce système de changer de contexte pour l'architecture de l'ensemble d'instructions invité, même si le processus après changement de contexte est un processus en ensemble d'instructions natif. Le code, dans l'ensemble d'instructions invité, est passé en revue afin de déterminer quelles parties sont avantageusement traduites en ensemble d'instructions natif. Les circuits reconnaissent lorsque l'exécution d'un binaire dans l'ensemble d'instructions invité a atteint un point de débit pour lequel un équivalent natif traduit existe. Des commandes d'exécution simultanée protègent le code natif traduit contre une modification à l'aide de code auto-modifiant ou d'écritures d'adresse directe de mémoire (DMA).
format Patent
fullrecord <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_WO0045257A3</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>WO0045257A3</sourcerecordid><originalsourceid>FETCH-epo_espacenet_WO0045257A33</originalsourceid><addsrcrecordid>eNrjZIh2jXB1Dg3x9HNXCAjydw9y9A1WcPMPUnBUcPMMCg5RcPb3DQgNcQUKBDl7eIa4OoeEBrkq-PsBFcCl_N2AvGBXZ38_FxRlPAysaYk5xam8UJqbQcHNNcTZQze1ID8-tbggMTk1L7UkPtzfwMDE1MjU3NHYmAglACYtMbk</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>EXECUTING PROGRAMS FOR A FIRST COMPUTER ARCHITECTURE ON A COMPUTER OF A SECOND ARCHITECTURE</title><source>esp@cenet</source><creator>YATES, JOHN, S., JR ; ADLER, MICHAEL, C ; HOHENSEE, PAUL, H ; VAN DYKE, KORBIN, S ; SAUND, GURJEET, SINGH ; JURICH, DALE, R ; RAMESH, T., R ; PATKAR, NITEEN, ARAVIND ; REESE, DAVID, L ; NIJHAWAN, SANDEEP ; STORCH, MATTHEW, F ; PURCELL, STEPHEN, C ; CAMPBELL, PAUL ; THUSOO, SHALESH</creator><creatorcontrib>YATES, JOHN, S., JR ; ADLER, MICHAEL, C ; HOHENSEE, PAUL, H ; VAN DYKE, KORBIN, S ; SAUND, GURJEET, SINGH ; JURICH, DALE, R ; RAMESH, T., R ; PATKAR, NITEEN, ARAVIND ; REESE, DAVID, L ; NIJHAWAN, SANDEEP ; STORCH, MATTHEW, F ; PURCELL, STEPHEN, C ; CAMPBELL, PAUL ; THUSOO, SHALESH</creatorcontrib><description>A computer able to execute programs coded in either of two binary instruction sets. Memory is divided into regions, and each region is marked to indicate which of the two instruction sets are to be used to execute instructions fetched from that region. The native operating system manages contexts so that the operating system for the guest instruction set architecture can context switch, even if the process being context-switched out is a process in the native instruction set. Code in the guest instruction set is profiled to determine which portions are most profitably translated into the native instruction set. Circuitry recognizes when execution of a binary in the guest instruction set has reached a flow point for which a translated native equivalent exists. Concurrency controls protect the translated native code against modification by self-modifying code or DMA writes. La présente invention concerne un ordinateur capable d'exécuter des programmes codés dans l'un de deux ensembles d'instructions binaires. La mémoire est divisée en régions, et chaque région est marqué afin d'indiquer lequel des deux ensembles d'instructions est à utiliser pour l'exécution des instructions appelées provenant de cette région. Le système d'exploitation natif gère les contextes de manière à ce qu'il soit possible à ce système de changer de contexte pour l'architecture de l'ensemble d'instructions invité, même si le processus après changement de contexte est un processus en ensemble d'instructions natif. Le code, dans l'ensemble d'instructions invité, est passé en revue afin de déterminer quelles parties sont avantageusement traduites en ensemble d'instructions natif. Les circuits reconnaissent lorsque l'exécution d'un binaire dans l'ensemble d'instructions invité a atteint un point de débit pour lequel un équivalent natif traduit existe. Des commandes d'exécution simultanée protègent le code natif traduit contre une modification à l'aide de code auto-modifiant ou d'écritures d'adresse directe de mémoire (DMA).</description><edition>7</edition><language>eng ; fre</language><subject>CALCULATING ; COMPUTING ; COUNTING ; ELECTRIC DIGITAL DATA PROCESSING ; PHYSICS</subject><creationdate>2001</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20010308&amp;DB=EPODOC&amp;CC=WO&amp;NR=0045257A3$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,776,881,25543,76293</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20010308&amp;DB=EPODOC&amp;CC=WO&amp;NR=0045257A3$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>YATES, JOHN, S., JR</creatorcontrib><creatorcontrib>ADLER, MICHAEL, C</creatorcontrib><creatorcontrib>HOHENSEE, PAUL, H</creatorcontrib><creatorcontrib>VAN DYKE, KORBIN, S</creatorcontrib><creatorcontrib>SAUND, GURJEET, SINGH</creatorcontrib><creatorcontrib>JURICH, DALE, R</creatorcontrib><creatorcontrib>RAMESH, T., R</creatorcontrib><creatorcontrib>PATKAR, NITEEN, ARAVIND</creatorcontrib><creatorcontrib>REESE, DAVID, L</creatorcontrib><creatorcontrib>NIJHAWAN, SANDEEP</creatorcontrib><creatorcontrib>STORCH, MATTHEW, F</creatorcontrib><creatorcontrib>PURCELL, STEPHEN, C</creatorcontrib><creatorcontrib>CAMPBELL, PAUL</creatorcontrib><creatorcontrib>THUSOO, SHALESH</creatorcontrib><title>EXECUTING PROGRAMS FOR A FIRST COMPUTER ARCHITECTURE ON A COMPUTER OF A SECOND ARCHITECTURE</title><description>A computer able to execute programs coded in either of two binary instruction sets. Memory is divided into regions, and each region is marked to indicate which of the two instruction sets are to be used to execute instructions fetched from that region. The native operating system manages contexts so that the operating system for the guest instruction set architecture can context switch, even if the process being context-switched out is a process in the native instruction set. Code in the guest instruction set is profiled to determine which portions are most profitably translated into the native instruction set. Circuitry recognizes when execution of a binary in the guest instruction set has reached a flow point for which a translated native equivalent exists. Concurrency controls protect the translated native code against modification by self-modifying code or DMA writes. La présente invention concerne un ordinateur capable d'exécuter des programmes codés dans l'un de deux ensembles d'instructions binaires. La mémoire est divisée en régions, et chaque région est marqué afin d'indiquer lequel des deux ensembles d'instructions est à utiliser pour l'exécution des instructions appelées provenant de cette région. Le système d'exploitation natif gère les contextes de manière à ce qu'il soit possible à ce système de changer de contexte pour l'architecture de l'ensemble d'instructions invité, même si le processus après changement de contexte est un processus en ensemble d'instructions natif. Le code, dans l'ensemble d'instructions invité, est passé en revue afin de déterminer quelles parties sont avantageusement traduites en ensemble d'instructions natif. Les circuits reconnaissent lorsque l'exécution d'un binaire dans l'ensemble d'instructions invité a atteint un point de débit pour lequel un équivalent natif traduit existe. Des commandes d'exécution simultanée protègent le code natif traduit contre une modification à l'aide de code auto-modifiant ou d'écritures d'adresse directe de mémoire (DMA).</description><subject>CALCULATING</subject><subject>COMPUTING</subject><subject>COUNTING</subject><subject>ELECTRIC DIGITAL DATA PROCESSING</subject><subject>PHYSICS</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2001</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZIh2jXB1Dg3x9HNXCAjydw9y9A1WcPMPUnBUcPMMCg5RcPb3DQgNcQUKBDl7eIa4OoeEBrkq-PsBFcCl_N2AvGBXZ38_FxRlPAysaYk5xam8UJqbQcHNNcTZQze1ID8-tbggMTk1L7UkPtzfwMDE1MjU3NHYmAglACYtMbk</recordid><startdate>20010308</startdate><enddate>20010308</enddate><creator>YATES, JOHN, S., JR</creator><creator>ADLER, MICHAEL, C</creator><creator>HOHENSEE, PAUL, H</creator><creator>VAN DYKE, KORBIN, S</creator><creator>SAUND, GURJEET, SINGH</creator><creator>JURICH, DALE, R</creator><creator>RAMESH, T., R</creator><creator>PATKAR, NITEEN, ARAVIND</creator><creator>REESE, DAVID, L</creator><creator>NIJHAWAN, SANDEEP</creator><creator>STORCH, MATTHEW, F</creator><creator>PURCELL, STEPHEN, C</creator><creator>CAMPBELL, PAUL</creator><creator>THUSOO, SHALESH</creator><scope>EVB</scope></search><sort><creationdate>20010308</creationdate><title>EXECUTING PROGRAMS FOR A FIRST COMPUTER ARCHITECTURE ON A COMPUTER OF A SECOND ARCHITECTURE</title><author>YATES, JOHN, S., JR ; ADLER, MICHAEL, C ; HOHENSEE, PAUL, H ; VAN DYKE, KORBIN, S ; SAUND, GURJEET, SINGH ; JURICH, DALE, R ; RAMESH, T., R ; PATKAR, NITEEN, ARAVIND ; REESE, DAVID, L ; NIJHAWAN, SANDEEP ; STORCH, MATTHEW, F ; PURCELL, STEPHEN, C ; CAMPBELL, PAUL ; THUSOO, SHALESH</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_WO0045257A33</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; fre</language><creationdate>2001</creationdate><topic>CALCULATING</topic><topic>COMPUTING</topic><topic>COUNTING</topic><topic>ELECTRIC DIGITAL DATA PROCESSING</topic><topic>PHYSICS</topic><toplevel>online_resources</toplevel><creatorcontrib>YATES, JOHN, S., JR</creatorcontrib><creatorcontrib>ADLER, MICHAEL, C</creatorcontrib><creatorcontrib>HOHENSEE, PAUL, H</creatorcontrib><creatorcontrib>VAN DYKE, KORBIN, S</creatorcontrib><creatorcontrib>SAUND, GURJEET, SINGH</creatorcontrib><creatorcontrib>JURICH, DALE, R</creatorcontrib><creatorcontrib>RAMESH, T., R</creatorcontrib><creatorcontrib>PATKAR, NITEEN, ARAVIND</creatorcontrib><creatorcontrib>REESE, DAVID, L</creatorcontrib><creatorcontrib>NIJHAWAN, SANDEEP</creatorcontrib><creatorcontrib>STORCH, MATTHEW, F</creatorcontrib><creatorcontrib>PURCELL, STEPHEN, C</creatorcontrib><creatorcontrib>CAMPBELL, PAUL</creatorcontrib><creatorcontrib>THUSOO, SHALESH</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>YATES, JOHN, S., JR</au><au>ADLER, MICHAEL, C</au><au>HOHENSEE, PAUL, H</au><au>VAN DYKE, KORBIN, S</au><au>SAUND, GURJEET, SINGH</au><au>JURICH, DALE, R</au><au>RAMESH, T., R</au><au>PATKAR, NITEEN, ARAVIND</au><au>REESE, DAVID, L</au><au>NIJHAWAN, SANDEEP</au><au>STORCH, MATTHEW, F</au><au>PURCELL, STEPHEN, C</au><au>CAMPBELL, PAUL</au><au>THUSOO, SHALESH</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>EXECUTING PROGRAMS FOR A FIRST COMPUTER ARCHITECTURE ON A COMPUTER OF A SECOND ARCHITECTURE</title><date>2001-03-08</date><risdate>2001</risdate><abstract>A computer able to execute programs coded in either of two binary instruction sets. Memory is divided into regions, and each region is marked to indicate which of the two instruction sets are to be used to execute instructions fetched from that region. The native operating system manages contexts so that the operating system for the guest instruction set architecture can context switch, even if the process being context-switched out is a process in the native instruction set. Code in the guest instruction set is profiled to determine which portions are most profitably translated into the native instruction set. Circuitry recognizes when execution of a binary in the guest instruction set has reached a flow point for which a translated native equivalent exists. Concurrency controls protect the translated native code against modification by self-modifying code or DMA writes. La présente invention concerne un ordinateur capable d'exécuter des programmes codés dans l'un de deux ensembles d'instructions binaires. La mémoire est divisée en régions, et chaque région est marqué afin d'indiquer lequel des deux ensembles d'instructions est à utiliser pour l'exécution des instructions appelées provenant de cette région. Le système d'exploitation natif gère les contextes de manière à ce qu'il soit possible à ce système de changer de contexte pour l'architecture de l'ensemble d'instructions invité, même si le processus après changement de contexte est un processus en ensemble d'instructions natif. Le code, dans l'ensemble d'instructions invité, est passé en revue afin de déterminer quelles parties sont avantageusement traduites en ensemble d'instructions natif. Les circuits reconnaissent lorsque l'exécution d'un binaire dans l'ensemble d'instructions invité a atteint un point de débit pour lequel un équivalent natif traduit existe. Des commandes d'exécution simultanée protègent le code natif traduit contre une modification à l'aide de code auto-modifiant ou d'écritures d'adresse directe de mémoire (DMA).</abstract><edition>7</edition><oa>free_for_read</oa></addata></record>
fulltext fulltext_linktorsrc
identifier
ispartof
issn
language eng ; fre
recordid cdi_epo_espacenet_WO0045257A3
source esp@cenet
subjects CALCULATING
COMPUTING
COUNTING
ELECTRIC DIGITAL DATA PROCESSING
PHYSICS
title EXECUTING PROGRAMS FOR A FIRST COMPUTER ARCHITECTURE ON A COMPUTER OF A SECOND ARCHITECTURE
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-01-23T23%3A15%3A23IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=YATES,%20JOHN,%20S.,%20JR&rft.date=2001-03-08&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EWO0045257A3%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true