SYSTEM ON-A-CHIP TO IMPLEMENT SAFE BOOTSTRAP LOADING, USING ITS DEVICE OF IMAGE FORMATION AND METHOD OF ITS USE

FIELD: information technology.SUBSTANCE: system on-a-chip to perform the safe bootstrap, using the encrypted data, containing: the first memory for storing the encryption keys plurality, that are stored; the second memory; the third memory for storing the encryption key value, that is stored; the first memory controller to control the access to the first memory; the second memory controller to control the access to the second memory; the bus; the CPU for the encrypted data decryption, that is stored in the external nonvolatile memory, using the encryption key, corresponding to the encryption key setting from the plurality of encryption keys in order to store the decrypted data in the second memory and perform the bootstrap, using the data, stored in the second memory; and the switching unit for selective connecting one of the first memory controller and the second memory controller to the bus in accordance with the CPU operating state.EFFECT: RAM initial loading process improvement.12 cl, 31 dwg Изобретение относится к компьютерной технике. Технический результат - улучшение безопасности процесса начальной загрузки оперативной памяти. Система на кристалле для выполнения безопасной начальной загрузки с использованием зашифрованных данных, содержащая: первую память для хранения множества ключей шифрования, которые сохранены; вторую память; третью память для хранения значения задания ключа шифрования, которое сохранено; первый контроллер памяти для управления доступом к первой памяти; второй контроллер памяти для управления доступом ко второй памяти; шину; ЦП для дешифрования зашифрованных данных, которые хранятся во внешней энергонезависимой памяти, с использованием ключа шифрования, соответствующего значению задания ключа шифрования из множества ключей шифрования для того, чтобы сохранить дешифрованные данные во второй памяти и выполнить начальную загрузку с использованием данных, сохраненных во второй памяти; и переключающий блок для выборочного соединения одного из первого контроллера памяти и второго контроллера памяти с шиной в соответствии с рабочим состоянием ЦП. 4 н. и 8 з.п. ф-лы, 31 ил.