DEVICE FOR PARALLEL DECODING OF CYCLIC CODES ON PROGRAMMABLE LOGIC INTEGRATED CIRCUITS

DEVICE FOR PARALLEL DECODING OF CYCLIC CODES ON PROGRAMMABLE LOGIC INTEGRATED CIRCUITS

FIELD: physics, computer engineering.SUBSTANCE: invention refers to the field of communications, and may be used to implement cyclic codes decoders (Bose-Chaudhuri-Hocquenghem codes, Reed-Solomon codes) on programmable logic integrated circuits. The device comprises syndromes calculation units, synd...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: Amelyutin Evgenij Vyacheslavovich, Mineev Vladislav Anatolevich, Somov Anatolij Mikhajlovich, Khmelkov Andrej Nikolaevich
Format: Patent
Sprache:eng ; rus
Schlagworte:
BASIC ELECTRONIC CIRCUITRY
CODE CONVERSION IN GENERAL
CODING
DECODING
ELECTRICITY
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page
container_issue
container_start_page
container_title
container_volume
creator Amelyutin Evgenij Vyacheslavovich
Mineev Vladislav Anatolevich
Somov Anatolij Mikhajlovich
Khmelkov Andrej Nikolaevich
description FIELD: physics, computer engineering.SUBSTANCE: invention refers to the field of communications, and may be used to implement cyclic codes decoders (Bose-Chaudhuri-Hocquenghem codes, Reed-Solomon codes) on programmable logic integrated circuits. The device comprises syndromes calculation units, syndromes multiplexer, unit for error locator equations generation, error locator distributor, position error calculation units, error values calculation units, correction vectors distributor, code words data pieces correction units, RAM.EFFECT: invention provides reduced hardware complexity and reduced decoding time.1 dwg Изобретение относится к области связи и может быть использовано для реализации декодеров циклических кодов (кодов Боуза-Чоудхури-Хоквингема, кодов Рида-Соломона) на программируемых логических интегральных схемах. Техническим результатом является уменьшение аппаратной сложности и снижение времени декодирования. Устройство содержит блоки вычисления синдромов, мультиплексор синдромов, блок формирования уравнений локаторов ошибок, распределитель локаторов ошибок, блоки вычисления позиций ошибок, блоки вычисления значений ошибок, распределитель векторов коррекции, блоки коррекции информационных частей кодовых слов, ОЗУ. 1 ил.
format Patent
fullrecord <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_RU2612593C1</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>RU2612593C1</sourcerecordid><originalsourceid>FETCH-epo_espacenet_RU2612593C13</originalsourceid><addsrcrecordid>eNqNikEKwjAQAHvxIOof9gMe2qLgMd1sYmCblG1a8FSKxJNoof4fc_ABngZmZluMmkaHBCYIdEoUMzFowqCdtxAM4A3ZIWRBPQQPnQQrqm1VwwQcbG7OR8oukgZ0goOL_b7YPObnmg4_7gowFPF6TMt7Susy39MrfSYZqnNZnS41lvUfyxf3wzAR</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>DEVICE FOR PARALLEL DECODING OF CYCLIC CODES ON PROGRAMMABLE LOGIC INTEGRATED CIRCUITS</title><source>esp@cenet</source><creator>Amelyutin Evgenij Vyacheslavovich ; Mineev Vladislav Anatolevich ; Somov Anatolij Mikhajlovich ; Khmelkov Andrej Nikolaevich</creator><creatorcontrib>Amelyutin Evgenij Vyacheslavovich ; Mineev Vladislav Anatolevich ; Somov Anatolij Mikhajlovich ; Khmelkov Andrej Nikolaevich</creatorcontrib><description>FIELD: physics, computer engineering.SUBSTANCE: invention refers to the field of communications, and may be used to implement cyclic codes decoders (Bose-Chaudhuri-Hocquenghem codes, Reed-Solomon codes) on programmable logic integrated circuits. The device comprises syndromes calculation units, syndromes multiplexer, unit for error locator equations generation, error locator distributor, position error calculation units, error values calculation units, correction vectors distributor, code words data pieces correction units, RAM.EFFECT: invention provides reduced hardware complexity and reduced decoding time.1 dwg Изобретение относится к области связи и может быть использовано для реализации декодеров циклических кодов (кодов Боуза-Чоудхури-Хоквингема, кодов Рида-Соломона) на программируемых логических интегральных схемах. Техническим результатом является уменьшение аппаратной сложности и снижение времени декодирования. Устройство содержит блоки вычисления синдромов, мультиплексор синдромов, блок формирования уравнений локаторов ошибок, распределитель локаторов ошибок, блоки вычисления позиций ошибок, блоки вычисления значений ошибок, распределитель векторов коррекции, блоки коррекции информационных частей кодовых слов, ОЗУ. 1 ил.</description><language>eng ; rus</language><subject>BASIC ELECTRONIC CIRCUITRY ; CODE CONVERSION IN GENERAL ; CODING ; DECODING ; ELECTRICITY</subject><creationdate>2017</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20170309&amp;DB=EPODOC&amp;CC=RU&amp;NR=2612593C1$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,780,885,25564,76547</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20170309&amp;DB=EPODOC&amp;CC=RU&amp;NR=2612593C1$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>Amelyutin Evgenij Vyacheslavovich</creatorcontrib><creatorcontrib>Mineev Vladislav Anatolevich</creatorcontrib><creatorcontrib>Somov Anatolij Mikhajlovich</creatorcontrib><creatorcontrib>Khmelkov Andrej Nikolaevich</creatorcontrib><title>DEVICE FOR PARALLEL DECODING OF CYCLIC CODES ON PROGRAMMABLE LOGIC INTEGRATED CIRCUITS</title><description>FIELD: physics, computer engineering.SUBSTANCE: invention refers to the field of communications, and may be used to implement cyclic codes decoders (Bose-Chaudhuri-Hocquenghem codes, Reed-Solomon codes) on programmable logic integrated circuits. The device comprises syndromes calculation units, syndromes multiplexer, unit for error locator equations generation, error locator distributor, position error calculation units, error values calculation units, correction vectors distributor, code words data pieces correction units, RAM.EFFECT: invention provides reduced hardware complexity and reduced decoding time.1 dwg Изобретение относится к области связи и может быть использовано для реализации декодеров циклических кодов (кодов Боуза-Чоудхури-Хоквингема, кодов Рида-Соломона) на программируемых логических интегральных схемах. Техническим результатом является уменьшение аппаратной сложности и снижение времени декодирования. Устройство содержит блоки вычисления синдромов, мультиплексор синдромов, блок формирования уравнений локаторов ошибок, распределитель локаторов ошибок, блоки вычисления позиций ошибок, блоки вычисления значений ошибок, распределитель векторов коррекции, блоки коррекции информационных частей кодовых слов, ОЗУ. 1 ил.</description><subject>BASIC ELECTRONIC CIRCUITRY</subject><subject>CODE CONVERSION IN GENERAL</subject><subject>CODING</subject><subject>DECODING</subject><subject>ELECTRICITY</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2017</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNqNikEKwjAQAHvxIOof9gMe2qLgMd1sYmCblG1a8FSKxJNoof4fc_ABngZmZluMmkaHBCYIdEoUMzFowqCdtxAM4A3ZIWRBPQQPnQQrqm1VwwQcbG7OR8oukgZ0goOL_b7YPObnmg4_7gowFPF6TMt7Susy39MrfSYZqnNZnS41lvUfyxf3wzAR</recordid><startdate>20170309</startdate><enddate>20170309</enddate><creator>Amelyutin Evgenij Vyacheslavovich</creator><creator>Mineev Vladislav Anatolevich</creator><creator>Somov Anatolij Mikhajlovich</creator><creator>Khmelkov Andrej Nikolaevich</creator><scope>EVB</scope></search><sort><creationdate>20170309</creationdate><title>DEVICE FOR PARALLEL DECODING OF CYCLIC CODES ON PROGRAMMABLE LOGIC INTEGRATED CIRCUITS</title><author>Amelyutin Evgenij Vyacheslavovich ; Mineev Vladislav Anatolevich ; Somov Anatolij Mikhajlovich ; Khmelkov Andrej Nikolaevich</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_RU2612593C13</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; rus</language><creationdate>2017</creationdate><topic>BASIC ELECTRONIC CIRCUITRY</topic><topic>CODE CONVERSION IN GENERAL</topic><topic>CODING</topic><topic>DECODING</topic><topic>ELECTRICITY</topic><toplevel>online_resources</toplevel><creatorcontrib>Amelyutin Evgenij Vyacheslavovich</creatorcontrib><creatorcontrib>Mineev Vladislav Anatolevich</creatorcontrib><creatorcontrib>Somov Anatolij Mikhajlovich</creatorcontrib><creatorcontrib>Khmelkov Andrej Nikolaevich</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>Amelyutin Evgenij Vyacheslavovich</au><au>Mineev Vladislav Anatolevich</au><au>Somov Anatolij Mikhajlovich</au><au>Khmelkov Andrej Nikolaevich</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>DEVICE FOR PARALLEL DECODING OF CYCLIC CODES ON PROGRAMMABLE LOGIC INTEGRATED CIRCUITS</title><date>2017-03-09</date><risdate>2017</risdate><abstract>FIELD: physics, computer engineering.SUBSTANCE: invention refers to the field of communications, and may be used to implement cyclic codes decoders (Bose-Chaudhuri-Hocquenghem codes, Reed-Solomon codes) on programmable logic integrated circuits. The device comprises syndromes calculation units, syndromes multiplexer, unit for error locator equations generation, error locator distributor, position error calculation units, error values calculation units, correction vectors distributor, code words data pieces correction units, RAM.EFFECT: invention provides reduced hardware complexity and reduced decoding time.1 dwg Изобретение относится к области связи и может быть использовано для реализации декодеров циклических кодов (кодов Боуза-Чоудхури-Хоквингема, кодов Рида-Соломона) на программируемых логических интегральных схемах. Техническим результатом является уменьшение аппаратной сложности и снижение времени декодирования. Устройство содержит блоки вычисления синдромов, мультиплексор синдромов, блок формирования уравнений локаторов ошибок, распределитель локаторов ошибок, блоки вычисления позиций ошибок, блоки вычисления значений ошибок, распределитель векторов коррекции, блоки коррекции информационных частей кодовых слов, ОЗУ. 1 ил.</abstract><oa>free_for_read</oa></addata></record>
fulltext fulltext_linktorsrc
identifier
ispartof
issn
language eng ; rus
recordid cdi_epo_espacenet_RU2612593C1
source esp@cenet
subjects BASIC ELECTRONIC CIRCUITRY
CODE CONVERSION IN GENERAL
CODING
DECODING
ELECTRICITY
title DEVICE FOR PARALLEL DECODING OF CYCLIC CODES ON PROGRAMMABLE LOGIC INTEGRATED CIRCUITS
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-01-01T10%3A20%3A28IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=Amelyutin%20Evgenij%20Vyacheslavovich&rft.date=2017-03-09&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3ERU2612593C1%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true