METHOD FOR MANUFACTURING OF MULTILEVEL COPPER METALLISATION WITH ULTRALOW VALUE OF DIELECTRIC CONSTANT FOR INTRALAYER INSULATION

FIELD: electricity.SUBSTANCE: invention is referred to manufacturing technology of multilevel metallisation for very large integrated circuits (VLIC). The method for manufacturing of multilevel copper metallisation for VLIC with multiple repetitions of processes for manufacturing of standard structu...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: KRASNIKOV GENNADIJ JAKOVLEVICH, GVOZDEV VLADIMIR ALEKSANDROVICH, VALEEV ADIL' SALIKHOVICH, KUZNETSOV PAVEL IGOREVICH
Format: Patent
Sprache:eng ; rus
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page
container_issue
container_start_page
container_title
container_volume
creator KRASNIKOV GENNADIJ JAKOVLEVICH
GVOZDEV VLADIMIR ALEKSANDROVICH
VALEEV ADIL' SALIKHOVICH
KUZNETSOV PAVEL IGOREVICH
description FIELD: electricity.SUBSTANCE: invention is referred to manufacturing technology of multilevel metallisation for very large integrated circuits (VLIC). The method for manufacturing of multilevel copper metallisation for VLIC with multiple repetitions of processes for manufacturing of standard structures consisting of copper horizontal and vertical conductors and surrounding dielectric layers with low value of effective dielectric constant includes application of metal layers to semiconductor plate, photolithography, local electrochemical application of copper and protective layers to its surface. The manufacturing process includes three stages performed in sequence: manufacturing of horizontal copper conductors, manufacturing of intralayer porous dielectric insulation with ultralow value of dielectric constant and intralayer insulation made of solid dielectric and manufacturing of vertical copper conductors.EFFECT: invention ensures non-availability of integrated process operations, improved mechanical strength of conductors due to placement of copper conductor inside solid dielectric.14 cl, 18 dwg Изобретение относится к технологии изготовления многоуровневой металлизации сверхбольших интегральных микросхем (СБИС). Способ изготовления медной многоуровневой металлизации СБИС многократным повторением процессов изготовления типовых структур, состоящих из медных горизонтальных и вертикальных проводников и окружающих их диэлектрических слоев с низким значением эффективной диэлектрической постоянной, включает нанесение на полупроводниковую пластину металлических слоев, фотолитографию, локальное электрохимическое нанесение меди и защитных слоев на ее поверхность. Процесс изготовления включает три последовательно выполняемых этапа: изготовление горизонтальных медных проводников, изготовление внутриуровневой пористой диэлектрической изоляции с ультранизким значением диэлектрической постоянной и межуровневой изоляции из плотного диэлектрика и изготовление вертикальных медных проводников. Изобретение обеспечивает отсутствие интегрированных технологических операций, а также повышение механической прочности проводников за счет того, что медный проводник находится внутри плотного диэлектрика. 13 з.п. ф-лы, 18 ил.
format Patent
fullrecord <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_RU2548523C1</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>RU2548523C1</sourcerecordid><originalsourceid>FETCH-epo_espacenet_RU2548523C13</originalsourceid><addsrcrecordid>eNqNjDEOgkAQRWksjHqHuYCFIIntZpmVSYZds8xCrAgxa2WUBA_g0QXiAaz-L9576-RToZSuAOM8VMoGo7QET_YMzkAVWIixQQbtLhecEBTFTLUSchZakhImxit2LTSKA85aQcioxZOeNFuLsrL0yc6kuuJ868BLZJus7v1jjLvfbhIwKLrcx-HVxXHob_EZ350PaX485WmmD9kfyBdnbzy2</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>METHOD FOR MANUFACTURING OF MULTILEVEL COPPER METALLISATION WITH ULTRALOW VALUE OF DIELECTRIC CONSTANT FOR INTRALAYER INSULATION</title><source>esp@cenet</source><creator>KRASNIKOV GENNADIJ JAKOVLEVICH ; GVOZDEV VLADIMIR ALEKSANDROVICH ; VALEEV ADIL' SALIKHOVICH ; KUZNETSOV PAVEL IGOREVICH</creator><creatorcontrib>KRASNIKOV GENNADIJ JAKOVLEVICH ; GVOZDEV VLADIMIR ALEKSANDROVICH ; VALEEV ADIL' SALIKHOVICH ; KUZNETSOV PAVEL IGOREVICH</creatorcontrib><description>FIELD: electricity.SUBSTANCE: invention is referred to manufacturing technology of multilevel metallisation for very large integrated circuits (VLIC). The method for manufacturing of multilevel copper metallisation for VLIC with multiple repetitions of processes for manufacturing of standard structures consisting of copper horizontal and vertical conductors and surrounding dielectric layers with low value of effective dielectric constant includes application of metal layers to semiconductor plate, photolithography, local electrochemical application of copper and protective layers to its surface. The manufacturing process includes three stages performed in sequence: manufacturing of horizontal copper conductors, manufacturing of intralayer porous dielectric insulation with ultralow value of dielectric constant and intralayer insulation made of solid dielectric and manufacturing of vertical copper conductors.EFFECT: invention ensures non-availability of integrated process operations, improved mechanical strength of conductors due to placement of copper conductor inside solid dielectric.14 cl, 18 dwg Изобретение относится к технологии изготовления многоуровневой металлизации сверхбольших интегральных микросхем (СБИС). Способ изготовления медной многоуровневой металлизации СБИС многократным повторением процессов изготовления типовых структур, состоящих из медных горизонтальных и вертикальных проводников и окружающих их диэлектрических слоев с низким значением эффективной диэлектрической постоянной, включает нанесение на полупроводниковую пластину металлических слоев, фотолитографию, локальное электрохимическое нанесение меди и защитных слоев на ее поверхность. Процесс изготовления включает три последовательно выполняемых этапа: изготовление горизонтальных медных проводников, изготовление внутриуровневой пористой диэлектрической изоляции с ультранизким значением диэлектрической постоянной и межуровневой изоляции из плотного диэлектрика и изготовление вертикальных медных проводников. Изобретение обеспечивает отсутствие интегрированных технологических операций, а также повышение механической прочности проводников за счет того, что медный проводник находится внутри плотного диэлектрика. 13 з.п. ф-лы, 18 ил.</description><language>eng ; rus</language><subject>BASIC ELECTRIC ELEMENTS ; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ; ELECTRICITY ; SEMICONDUCTOR DEVICES</subject><creationdate>2015</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20150420&amp;DB=EPODOC&amp;CC=RU&amp;NR=2548523C1$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,780,885,25564,76547</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20150420&amp;DB=EPODOC&amp;CC=RU&amp;NR=2548523C1$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>KRASNIKOV GENNADIJ JAKOVLEVICH</creatorcontrib><creatorcontrib>GVOZDEV VLADIMIR ALEKSANDROVICH</creatorcontrib><creatorcontrib>VALEEV ADIL' SALIKHOVICH</creatorcontrib><creatorcontrib>KUZNETSOV PAVEL IGOREVICH</creatorcontrib><title>METHOD FOR MANUFACTURING OF MULTILEVEL COPPER METALLISATION WITH ULTRALOW VALUE OF DIELECTRIC CONSTANT FOR INTRALAYER INSULATION</title><description>FIELD: electricity.SUBSTANCE: invention is referred to manufacturing technology of multilevel metallisation for very large integrated circuits (VLIC). The method for manufacturing of multilevel copper metallisation for VLIC with multiple repetitions of processes for manufacturing of standard structures consisting of copper horizontal and vertical conductors and surrounding dielectric layers with low value of effective dielectric constant includes application of metal layers to semiconductor plate, photolithography, local electrochemical application of copper and protective layers to its surface. The manufacturing process includes three stages performed in sequence: manufacturing of horizontal copper conductors, manufacturing of intralayer porous dielectric insulation with ultralow value of dielectric constant and intralayer insulation made of solid dielectric and manufacturing of vertical copper conductors.EFFECT: invention ensures non-availability of integrated process operations, improved mechanical strength of conductors due to placement of copper conductor inside solid dielectric.14 cl, 18 dwg Изобретение относится к технологии изготовления многоуровневой металлизации сверхбольших интегральных микросхем (СБИС). Способ изготовления медной многоуровневой металлизации СБИС многократным повторением процессов изготовления типовых структур, состоящих из медных горизонтальных и вертикальных проводников и окружающих их диэлектрических слоев с низким значением эффективной диэлектрической постоянной, включает нанесение на полупроводниковую пластину металлических слоев, фотолитографию, локальное электрохимическое нанесение меди и защитных слоев на ее поверхность. Процесс изготовления включает три последовательно выполняемых этапа: изготовление горизонтальных медных проводников, изготовление внутриуровневой пористой диэлектрической изоляции с ультранизким значением диэлектрической постоянной и межуровневой изоляции из плотного диэлектрика и изготовление вертикальных медных проводников. Изобретение обеспечивает отсутствие интегрированных технологических операций, а также повышение механической прочности проводников за счет того, что медный проводник находится внутри плотного диэлектрика. 13 з.п. ф-лы, 18 ил.</description><subject>BASIC ELECTRIC ELEMENTS</subject><subject>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</subject><subject>ELECTRICITY</subject><subject>SEMICONDUCTOR DEVICES</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2015</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNqNjDEOgkAQRWksjHqHuYCFIIntZpmVSYZds8xCrAgxa2WUBA_g0QXiAaz-L9576-RToZSuAOM8VMoGo7QET_YMzkAVWIixQQbtLhecEBTFTLUSchZakhImxit2LTSKA85aQcioxZOeNFuLsrL0yc6kuuJ868BLZJus7v1jjLvfbhIwKLrcx-HVxXHob_EZ350PaX485WmmD9kfyBdnbzy2</recordid><startdate>20150420</startdate><enddate>20150420</enddate><creator>KRASNIKOV GENNADIJ JAKOVLEVICH</creator><creator>GVOZDEV VLADIMIR ALEKSANDROVICH</creator><creator>VALEEV ADIL' SALIKHOVICH</creator><creator>KUZNETSOV PAVEL IGOREVICH</creator><scope>EVB</scope></search><sort><creationdate>20150420</creationdate><title>METHOD FOR MANUFACTURING OF MULTILEVEL COPPER METALLISATION WITH ULTRALOW VALUE OF DIELECTRIC CONSTANT FOR INTRALAYER INSULATION</title><author>KRASNIKOV GENNADIJ JAKOVLEVICH ; GVOZDEV VLADIMIR ALEKSANDROVICH ; VALEEV ADIL' SALIKHOVICH ; KUZNETSOV PAVEL IGOREVICH</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_RU2548523C13</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; rus</language><creationdate>2015</creationdate><topic>BASIC ELECTRIC ELEMENTS</topic><topic>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</topic><topic>ELECTRICITY</topic><topic>SEMICONDUCTOR DEVICES</topic><toplevel>online_resources</toplevel><creatorcontrib>KRASNIKOV GENNADIJ JAKOVLEVICH</creatorcontrib><creatorcontrib>GVOZDEV VLADIMIR ALEKSANDROVICH</creatorcontrib><creatorcontrib>VALEEV ADIL' SALIKHOVICH</creatorcontrib><creatorcontrib>KUZNETSOV PAVEL IGOREVICH</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>KRASNIKOV GENNADIJ JAKOVLEVICH</au><au>GVOZDEV VLADIMIR ALEKSANDROVICH</au><au>VALEEV ADIL' SALIKHOVICH</au><au>KUZNETSOV PAVEL IGOREVICH</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>METHOD FOR MANUFACTURING OF MULTILEVEL COPPER METALLISATION WITH ULTRALOW VALUE OF DIELECTRIC CONSTANT FOR INTRALAYER INSULATION</title><date>2015-04-20</date><risdate>2015</risdate><abstract>FIELD: electricity.SUBSTANCE: invention is referred to manufacturing technology of multilevel metallisation for very large integrated circuits (VLIC). The method for manufacturing of multilevel copper metallisation for VLIC with multiple repetitions of processes for manufacturing of standard structures consisting of copper horizontal and vertical conductors and surrounding dielectric layers with low value of effective dielectric constant includes application of metal layers to semiconductor plate, photolithography, local electrochemical application of copper and protective layers to its surface. The manufacturing process includes three stages performed in sequence: manufacturing of horizontal copper conductors, manufacturing of intralayer porous dielectric insulation with ultralow value of dielectric constant and intralayer insulation made of solid dielectric and manufacturing of vertical copper conductors.EFFECT: invention ensures non-availability of integrated process operations, improved mechanical strength of conductors due to placement of copper conductor inside solid dielectric.14 cl, 18 dwg Изобретение относится к технологии изготовления многоуровневой металлизации сверхбольших интегральных микросхем (СБИС). Способ изготовления медной многоуровневой металлизации СБИС многократным повторением процессов изготовления типовых структур, состоящих из медных горизонтальных и вертикальных проводников и окружающих их диэлектрических слоев с низким значением эффективной диэлектрической постоянной, включает нанесение на полупроводниковую пластину металлических слоев, фотолитографию, локальное электрохимическое нанесение меди и защитных слоев на ее поверхность. Процесс изготовления включает три последовательно выполняемых этапа: изготовление горизонтальных медных проводников, изготовление внутриуровневой пористой диэлектрической изоляции с ультранизким значением диэлектрической постоянной и межуровневой изоляции из плотного диэлектрика и изготовление вертикальных медных проводников. Изобретение обеспечивает отсутствие интегрированных технологических операций, а также повышение механической прочности проводников за счет того, что медный проводник находится внутри плотного диэлектрика. 13 з.п. ф-лы, 18 ил.</abstract><oa>free_for_read</oa></addata></record>
fulltext fulltext_linktorsrc
identifier
ispartof
issn
language eng ; rus
recordid cdi_epo_espacenet_RU2548523C1
source esp@cenet
subjects BASIC ELECTRIC ELEMENTS
ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
ELECTRICITY
SEMICONDUCTOR DEVICES
title METHOD FOR MANUFACTURING OF MULTILEVEL COPPER METALLISATION WITH ULTRALOW VALUE OF DIELECTRIC CONSTANT FOR INTRALAYER INSULATION
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-01-04T14%3A36%3A03IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=KRASNIKOV%20GENNADIJ%20JAKOVLEVICH&rft.date=2015-04-20&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3ERU2548523C1%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true