SELF-SYNCHRONISING SINGLE-STAGE D FLIP-FLOP WITH HIGH ACTIVE LEVEL OF CONTROL SIGNAL

FIELD: computer engineering. ^ SUBSTANCE: invention relates to pulse and computer engineering and can be used in designing self-synchronising flip flops, register and computation devices and digital signal processing systems. The technical outcome of the invention is achieved due to that, in a circu...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: SOKOLOV IGOR' ANATOL'EVICH, STEPCHENKOV JURIJ AFANAS'EVICH, ZAKHAROV VIKTOR NIKOLAEVICH, D'JACHENKO JURIJ GEORGIEVICH
Format: Patent
Sprache:eng ; rus
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page
container_issue
container_start_page
container_title
container_volume
creator SOKOLOV IGOR' ANATOL'EVICH
STEPCHENKOV JURIJ AFANAS'EVICH
ZAKHAROV VIKTOR NIKOLAEVICH
D'JACHENKO JURIJ GEORGIEVICH
description FIELD: computer engineering. ^ SUBSTANCE: invention relates to pulse and computer engineering and can be used in designing self-synchronising flip flops, register and computation devices and digital signal processing systems. The technical outcome of the invention is achieved due to that, in a circuit containing a bistable cell, indicator element, data input, control input, true and complementary outputs and an indicator output, there is also OR-AND-NOT element and an inverter. ^ EFFECT: provision for self-synchronisation of a single-stage D flip-flop with single-phase coding of the data input, with high active level of control signal and paraphrase coding of the data output. ^ 5 cl, 5 dwg Изобретение относится к импульсной и вычислительной технике и может использоваться при построении самосинхронных триггерных, регистровых и вычислительных устройств, систем цифровой обработки сигналов. Техническим результатом изобретения является обеспечение самосинхронной реализации однотактного D-триггера с однофазным кодированием информационного входа, с высоким активным уровнем сигнала управления и парафазным кодированием информационного выхода. Этот результат достигается тем, что в схему, содержащую бистабильную ячейку, индикаторный элемент, информационный вход, управляющий вход, прямой и инверсный информационные выходы и индикаторный выход, введены еще один элемент ИЛИ-И-НЕ и инвертор. 4 з.п. ф-лы, 5 ил.
format Patent
fullrecord <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_RU2362266C1</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>RU2362266C1</sourcerecordid><originalsourceid>FETCH-epo_espacenet_RU2362266C13</originalsourceid><addsrcrecordid>eNqNi0EKwjAQAHPxIOof9gM5mELuIW6ShSUpSax4KqXEk2ih_h8VfICXmcvMVtSC7GS5RhtyilQoeviCUZZqPMIJHFMvHaceLlQDBPIBjK00IDAOyJAc2BRrTvxZfTS8F5vbdF_b4eedAIfVBtmW59jWZZrbo73GfFadVkpre-z-SN7Kly-6</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>SELF-SYNCHRONISING SINGLE-STAGE D FLIP-FLOP WITH HIGH ACTIVE LEVEL OF CONTROL SIGNAL</title><source>esp@cenet</source><creator>SOKOLOV IGOR' ANATOL'EVICH ; STEPCHENKOV JURIJ AFANAS'EVICH ; ZAKHAROV VIKTOR NIKOLAEVICH ; D'JACHENKO JURIJ GEORGIEVICH</creator><creatorcontrib>SOKOLOV IGOR' ANATOL'EVICH ; STEPCHENKOV JURIJ AFANAS'EVICH ; ZAKHAROV VIKTOR NIKOLAEVICH ; D'JACHENKO JURIJ GEORGIEVICH</creatorcontrib><description>FIELD: computer engineering. ^ SUBSTANCE: invention relates to pulse and computer engineering and can be used in designing self-synchronising flip flops, register and computation devices and digital signal processing systems. The technical outcome of the invention is achieved due to that, in a circuit containing a bistable cell, indicator element, data input, control input, true and complementary outputs and an indicator output, there is also OR-AND-NOT element and an inverter. ^ EFFECT: provision for self-synchronisation of a single-stage D flip-flop with single-phase coding of the data input, with high active level of control signal and paraphrase coding of the data output. ^ 5 cl, 5 dwg Изобретение относится к импульсной и вычислительной технике и может использоваться при построении самосинхронных триггерных, регистровых и вычислительных устройств, систем цифровой обработки сигналов. Техническим результатом изобретения является обеспечение самосинхронной реализации однотактного D-триггера с однофазным кодированием информационного входа, с высоким активным уровнем сигнала управления и парафазным кодированием информационного выхода. Этот результат достигается тем, что в схему, содержащую бистабильную ячейку, индикаторный элемент, информационный вход, управляющий вход, прямой и инверсный информационные выходы и индикаторный выход, введены еще один элемент ИЛИ-И-НЕ и инвертор. 4 з.п. ф-лы, 5 ил.</description><language>eng ; rus</language><subject>BASIC ELECTRONIC CIRCUITRY ; ELECTRICITY ; PULSE TECHNIQUE</subject><creationdate>2009</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20090720&amp;DB=EPODOC&amp;CC=RU&amp;NR=2362266C1$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,777,882,25545,76296</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20090720&amp;DB=EPODOC&amp;CC=RU&amp;NR=2362266C1$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>SOKOLOV IGOR' ANATOL'EVICH</creatorcontrib><creatorcontrib>STEPCHENKOV JURIJ AFANAS'EVICH</creatorcontrib><creatorcontrib>ZAKHAROV VIKTOR NIKOLAEVICH</creatorcontrib><creatorcontrib>D'JACHENKO JURIJ GEORGIEVICH</creatorcontrib><title>SELF-SYNCHRONISING SINGLE-STAGE D FLIP-FLOP WITH HIGH ACTIVE LEVEL OF CONTROL SIGNAL</title><description>FIELD: computer engineering. ^ SUBSTANCE: invention relates to pulse and computer engineering and can be used in designing self-synchronising flip flops, register and computation devices and digital signal processing systems. The technical outcome of the invention is achieved due to that, in a circuit containing a bistable cell, indicator element, data input, control input, true and complementary outputs and an indicator output, there is also OR-AND-NOT element and an inverter. ^ EFFECT: provision for self-synchronisation of a single-stage D flip-flop with single-phase coding of the data input, with high active level of control signal and paraphrase coding of the data output. ^ 5 cl, 5 dwg Изобретение относится к импульсной и вычислительной технике и может использоваться при построении самосинхронных триггерных, регистровых и вычислительных устройств, систем цифровой обработки сигналов. Техническим результатом изобретения является обеспечение самосинхронной реализации однотактного D-триггера с однофазным кодированием информационного входа, с высоким активным уровнем сигнала управления и парафазным кодированием информационного выхода. Этот результат достигается тем, что в схему, содержащую бистабильную ячейку, индикаторный элемент, информационный вход, управляющий вход, прямой и инверсный информационные выходы и индикаторный выход, введены еще один элемент ИЛИ-И-НЕ и инвертор. 4 з.п. ф-лы, 5 ил.</description><subject>BASIC ELECTRONIC CIRCUITRY</subject><subject>ELECTRICITY</subject><subject>PULSE TECHNIQUE</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2009</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNqNi0EKwjAQAHPxIOof9gM5mELuIW6ShSUpSax4KqXEk2ih_h8VfICXmcvMVtSC7GS5RhtyilQoeviCUZZqPMIJHFMvHaceLlQDBPIBjK00IDAOyJAc2BRrTvxZfTS8F5vbdF_b4eedAIfVBtmW59jWZZrbo73GfFadVkpre-z-SN7Kly-6</recordid><startdate>20090720</startdate><enddate>20090720</enddate><creator>SOKOLOV IGOR' ANATOL'EVICH</creator><creator>STEPCHENKOV JURIJ AFANAS'EVICH</creator><creator>ZAKHAROV VIKTOR NIKOLAEVICH</creator><creator>D'JACHENKO JURIJ GEORGIEVICH</creator><scope>EVB</scope></search><sort><creationdate>20090720</creationdate><title>SELF-SYNCHRONISING SINGLE-STAGE D FLIP-FLOP WITH HIGH ACTIVE LEVEL OF CONTROL SIGNAL</title><author>SOKOLOV IGOR' ANATOL'EVICH ; STEPCHENKOV JURIJ AFANAS'EVICH ; ZAKHAROV VIKTOR NIKOLAEVICH ; D'JACHENKO JURIJ GEORGIEVICH</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_RU2362266C13</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; rus</language><creationdate>2009</creationdate><topic>BASIC ELECTRONIC CIRCUITRY</topic><topic>ELECTRICITY</topic><topic>PULSE TECHNIQUE</topic><toplevel>online_resources</toplevel><creatorcontrib>SOKOLOV IGOR' ANATOL'EVICH</creatorcontrib><creatorcontrib>STEPCHENKOV JURIJ AFANAS'EVICH</creatorcontrib><creatorcontrib>ZAKHAROV VIKTOR NIKOLAEVICH</creatorcontrib><creatorcontrib>D'JACHENKO JURIJ GEORGIEVICH</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>SOKOLOV IGOR' ANATOL'EVICH</au><au>STEPCHENKOV JURIJ AFANAS'EVICH</au><au>ZAKHAROV VIKTOR NIKOLAEVICH</au><au>D'JACHENKO JURIJ GEORGIEVICH</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>SELF-SYNCHRONISING SINGLE-STAGE D FLIP-FLOP WITH HIGH ACTIVE LEVEL OF CONTROL SIGNAL</title><date>2009-07-20</date><risdate>2009</risdate><abstract>FIELD: computer engineering. ^ SUBSTANCE: invention relates to pulse and computer engineering and can be used in designing self-synchronising flip flops, register and computation devices and digital signal processing systems. The technical outcome of the invention is achieved due to that, in a circuit containing a bistable cell, indicator element, data input, control input, true and complementary outputs and an indicator output, there is also OR-AND-NOT element and an inverter. ^ EFFECT: provision for self-synchronisation of a single-stage D flip-flop with single-phase coding of the data input, with high active level of control signal and paraphrase coding of the data output. ^ 5 cl, 5 dwg Изобретение относится к импульсной и вычислительной технике и может использоваться при построении самосинхронных триггерных, регистровых и вычислительных устройств, систем цифровой обработки сигналов. Техническим результатом изобретения является обеспечение самосинхронной реализации однотактного D-триггера с однофазным кодированием информационного входа, с высоким активным уровнем сигнала управления и парафазным кодированием информационного выхода. Этот результат достигается тем, что в схему, содержащую бистабильную ячейку, индикаторный элемент, информационный вход, управляющий вход, прямой и инверсный информационные выходы и индикаторный выход, введены еще один элемент ИЛИ-И-НЕ и инвертор. 4 з.п. ф-лы, 5 ил.</abstract><oa>free_for_read</oa></addata></record>
fulltext fulltext_linktorsrc
identifier
ispartof
issn
language eng ; rus
recordid cdi_epo_espacenet_RU2362266C1
source esp@cenet
subjects BASIC ELECTRONIC CIRCUITRY
ELECTRICITY
PULSE TECHNIQUE
title SELF-SYNCHRONISING SINGLE-STAGE D FLIP-FLOP WITH HIGH ACTIVE LEVEL OF CONTROL SIGNAL
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-01-20T11%3A11%3A45IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=SOKOLOV%20IGOR'%20ANATOL'EVICH&rft.date=2009-07-20&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3ERU2362266C1%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true