COMPRESSION OF ENTRIES IN A REORDER BUFFER
장치, 방법 및 매체가 제공된다. 장치는 명령어들을 프로세싱하기 위한 프로세싱 회로부 및 하나 이상의 명령어들의 실행과 연관된 상태 정보를 갖는 복수의 엔트리들을 식별하는 재정렬 버퍼를 포함한다. 장치는 재정렬 버퍼 내의 엔트리들을 할당하고 복수의 명령어들에 대응하는 적어도 하나의 압축된 엔트리를 할당하는 할당 회로부를 포함한다. 장치는, 메모리 액세스 명령어와 연관된 주소가 액세스-민감 메모리에 대응하고 메모리 액세스 명령어가 압축된 엔트리에 대응하는 것에 응답하여, 메모리 액세스 명령어를 플러시하는 것 및 압축 없이 메모리 액세...
Gespeichert in:
Hauptverfasser: | , , , , , , , , |
---|---|
Format: | Patent |
Sprache: | eng ; kor |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
container_end_page | |
---|---|
container_issue | |
container_start_page | |
container_title | |
container_volume | |
creator | MA LI HEREMAGALUR RAMAPRASAD BIPIN PRASAD SHULYAK ALEXANDER COLE PLANTE NICHOLAS ANDREW ABHISHEK RAJA HARRIS GLEN ANDREW ISHII YASUO BURKY WILLIAM ELTON ACHENBACH MICHAEL DAVID |
description | 장치, 방법 및 매체가 제공된다. 장치는 명령어들을 프로세싱하기 위한 프로세싱 회로부 및 하나 이상의 명령어들의 실행과 연관된 상태 정보를 갖는 복수의 엔트리들을 식별하는 재정렬 버퍼를 포함한다. 장치는 재정렬 버퍼 내의 엔트리들을 할당하고 복수의 명령어들에 대응하는 적어도 하나의 압축된 엔트리를 할당하는 할당 회로부를 포함한다. 장치는, 메모리 액세스 명령어와 연관된 주소가 액세스-민감 메모리에 대응하고 메모리 액세스 명령어가 압축된 엔트리에 대응하는 것에 응답하여, 메모리 액세스 명령어를 플러시하는 것 및 압축 없이 메모리 액세스 명령어의 재할당을 트리거하는 것을 포함하는 재할당 절차를 트리거하는 메모리 액세스 회로부를 포함한다. 할당 회로부는, 미리결정된 조건을 충족하는 액세스-민감 메모리를 어드레싱하는 메모리 액세스 명령어들의 발생 빈도에 응답하여, 미리결정된 조건이 충족되는 동안 압축을 억제한다.
There is provided an apparatus, method and medium. The apparatus comprises processing circuitry to process instructions and a reorder buffer identifying a plurality of entries having state information associated with execution of one or more of the instructions. The apparatus comprises allocation circuitry to allocate entries in the reorder buffer, and to allocate at least one compressed entry corresponding to a plurality of the instructions. The apparatus comprises memory access circuitry responsive to an address associated with a memory access instruction corresponding to access-sensitive memory and the memory access instruction corresponding to the compressed entry, to trigger a reallocation procedure comprising flushing the memory access instruction and triggering reallocation of the memory access instruction without the compression. The allocation circuitry is responsive to a frequency of occurrence of memory access instructions addressing the access-sensitive memory meeting a predetermined condition, to suppress the compression whilst the predetermined condition is met. |
format | Patent |
fullrecord | <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_KR20240124205A</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>KR20240124205A</sourcerecordid><originalsourceid>FETCH-epo_espacenet_KR20240124205A3</originalsourceid><addsrcrecordid>eNrjZNBy9vcNCHINDvb091Pwd1Nw9QsJ8nQNVvD0U3BUCHL1D3JxDVJwCnVzcw3iYWBNS8wpTuWF0twMym6uIc4euqkF-fGpxQWJyal5qSXx3kFGBkYmBoZGJkYGpo7GxKkCAM_UJT8</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>COMPRESSION OF ENTRIES IN A REORDER BUFFER</title><source>esp@cenet</source><creator>MA LI ; HEREMAGALUR RAMAPRASAD BIPIN PRASAD ; SHULYAK ALEXANDER COLE ; PLANTE NICHOLAS ANDREW ; ABHISHEK RAJA ; HARRIS GLEN ANDREW ; ISHII YASUO ; BURKY WILLIAM ELTON ; ACHENBACH MICHAEL DAVID</creator><creatorcontrib>MA LI ; HEREMAGALUR RAMAPRASAD BIPIN PRASAD ; SHULYAK ALEXANDER COLE ; PLANTE NICHOLAS ANDREW ; ABHISHEK RAJA ; HARRIS GLEN ANDREW ; ISHII YASUO ; BURKY WILLIAM ELTON ; ACHENBACH MICHAEL DAVID</creatorcontrib><description>장치, 방법 및 매체가 제공된다. 장치는 명령어들을 프로세싱하기 위한 프로세싱 회로부 및 하나 이상의 명령어들의 실행과 연관된 상태 정보를 갖는 복수의 엔트리들을 식별하는 재정렬 버퍼를 포함한다. 장치는 재정렬 버퍼 내의 엔트리들을 할당하고 복수의 명령어들에 대응하는 적어도 하나의 압축된 엔트리를 할당하는 할당 회로부를 포함한다. 장치는, 메모리 액세스 명령어와 연관된 주소가 액세스-민감 메모리에 대응하고 메모리 액세스 명령어가 압축된 엔트리에 대응하는 것에 응답하여, 메모리 액세스 명령어를 플러시하는 것 및 압축 없이 메모리 액세스 명령어의 재할당을 트리거하는 것을 포함하는 재할당 절차를 트리거하는 메모리 액세스 회로부를 포함한다. 할당 회로부는, 미리결정된 조건을 충족하는 액세스-민감 메모리를 어드레싱하는 메모리 액세스 명령어들의 발생 빈도에 응답하여, 미리결정된 조건이 충족되는 동안 압축을 억제한다.
There is provided an apparatus, method and medium. The apparatus comprises processing circuitry to process instructions and a reorder buffer identifying a plurality of entries having state information associated with execution of one or more of the instructions. The apparatus comprises allocation circuitry to allocate entries in the reorder buffer, and to allocate at least one compressed entry corresponding to a plurality of the instructions. The apparatus comprises memory access circuitry responsive to an address associated with a memory access instruction corresponding to access-sensitive memory and the memory access instruction corresponding to the compressed entry, to trigger a reallocation procedure comprising flushing the memory access instruction and triggering reallocation of the memory access instruction without the compression. The allocation circuitry is responsive to a frequency of occurrence of memory access instructions addressing the access-sensitive memory meeting a predetermined condition, to suppress the compression whilst the predetermined condition is met.</description><language>eng ; kor</language><subject>CALCULATING ; COMPUTING ; COUNTING ; ELECTRIC DIGITAL DATA PROCESSING ; PHYSICS</subject><creationdate>2024</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20240816&DB=EPODOC&CC=KR&NR=20240124205A$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,780,885,25564,76547</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20240816&DB=EPODOC&CC=KR&NR=20240124205A$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>MA LI</creatorcontrib><creatorcontrib>HEREMAGALUR RAMAPRASAD BIPIN PRASAD</creatorcontrib><creatorcontrib>SHULYAK ALEXANDER COLE</creatorcontrib><creatorcontrib>PLANTE NICHOLAS ANDREW</creatorcontrib><creatorcontrib>ABHISHEK RAJA</creatorcontrib><creatorcontrib>HARRIS GLEN ANDREW</creatorcontrib><creatorcontrib>ISHII YASUO</creatorcontrib><creatorcontrib>BURKY WILLIAM ELTON</creatorcontrib><creatorcontrib>ACHENBACH MICHAEL DAVID</creatorcontrib><title>COMPRESSION OF ENTRIES IN A REORDER BUFFER</title><description>장치, 방법 및 매체가 제공된다. 장치는 명령어들을 프로세싱하기 위한 프로세싱 회로부 및 하나 이상의 명령어들의 실행과 연관된 상태 정보를 갖는 복수의 엔트리들을 식별하는 재정렬 버퍼를 포함한다. 장치는 재정렬 버퍼 내의 엔트리들을 할당하고 복수의 명령어들에 대응하는 적어도 하나의 압축된 엔트리를 할당하는 할당 회로부를 포함한다. 장치는, 메모리 액세스 명령어와 연관된 주소가 액세스-민감 메모리에 대응하고 메모리 액세스 명령어가 압축된 엔트리에 대응하는 것에 응답하여, 메모리 액세스 명령어를 플러시하는 것 및 압축 없이 메모리 액세스 명령어의 재할당을 트리거하는 것을 포함하는 재할당 절차를 트리거하는 메모리 액세스 회로부를 포함한다. 할당 회로부는, 미리결정된 조건을 충족하는 액세스-민감 메모리를 어드레싱하는 메모리 액세스 명령어들의 발생 빈도에 응답하여, 미리결정된 조건이 충족되는 동안 압축을 억제한다.
There is provided an apparatus, method and medium. The apparatus comprises processing circuitry to process instructions and a reorder buffer identifying a plurality of entries having state information associated with execution of one or more of the instructions. The apparatus comprises allocation circuitry to allocate entries in the reorder buffer, and to allocate at least one compressed entry corresponding to a plurality of the instructions. The apparatus comprises memory access circuitry responsive to an address associated with a memory access instruction corresponding to access-sensitive memory and the memory access instruction corresponding to the compressed entry, to trigger a reallocation procedure comprising flushing the memory access instruction and triggering reallocation of the memory access instruction without the compression. The allocation circuitry is responsive to a frequency of occurrence of memory access instructions addressing the access-sensitive memory meeting a predetermined condition, to suppress the compression whilst the predetermined condition is met.</description><subject>CALCULATING</subject><subject>COMPUTING</subject><subject>COUNTING</subject><subject>ELECTRIC DIGITAL DATA PROCESSING</subject><subject>PHYSICS</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2024</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZNBy9vcNCHINDvb091Pwd1Nw9QsJ8nQNVvD0U3BUCHL1D3JxDVJwCnVzcw3iYWBNS8wpTuWF0twMym6uIc4euqkF-fGpxQWJyal5qSXx3kFGBkYmBoZGJkYGpo7GxKkCAM_UJT8</recordid><startdate>20240816</startdate><enddate>20240816</enddate><creator>MA LI</creator><creator>HEREMAGALUR RAMAPRASAD BIPIN PRASAD</creator><creator>SHULYAK ALEXANDER COLE</creator><creator>PLANTE NICHOLAS ANDREW</creator><creator>ABHISHEK RAJA</creator><creator>HARRIS GLEN ANDREW</creator><creator>ISHII YASUO</creator><creator>BURKY WILLIAM ELTON</creator><creator>ACHENBACH MICHAEL DAVID</creator><scope>EVB</scope></search><sort><creationdate>20240816</creationdate><title>COMPRESSION OF ENTRIES IN A REORDER BUFFER</title><author>MA LI ; HEREMAGALUR RAMAPRASAD BIPIN PRASAD ; SHULYAK ALEXANDER COLE ; PLANTE NICHOLAS ANDREW ; ABHISHEK RAJA ; HARRIS GLEN ANDREW ; ISHII YASUO ; BURKY WILLIAM ELTON ; ACHENBACH MICHAEL DAVID</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_KR20240124205A3</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; kor</language><creationdate>2024</creationdate><topic>CALCULATING</topic><topic>COMPUTING</topic><topic>COUNTING</topic><topic>ELECTRIC DIGITAL DATA PROCESSING</topic><topic>PHYSICS</topic><toplevel>online_resources</toplevel><creatorcontrib>MA LI</creatorcontrib><creatorcontrib>HEREMAGALUR RAMAPRASAD BIPIN PRASAD</creatorcontrib><creatorcontrib>SHULYAK ALEXANDER COLE</creatorcontrib><creatorcontrib>PLANTE NICHOLAS ANDREW</creatorcontrib><creatorcontrib>ABHISHEK RAJA</creatorcontrib><creatorcontrib>HARRIS GLEN ANDREW</creatorcontrib><creatorcontrib>ISHII YASUO</creatorcontrib><creatorcontrib>BURKY WILLIAM ELTON</creatorcontrib><creatorcontrib>ACHENBACH MICHAEL DAVID</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>MA LI</au><au>HEREMAGALUR RAMAPRASAD BIPIN PRASAD</au><au>SHULYAK ALEXANDER COLE</au><au>PLANTE NICHOLAS ANDREW</au><au>ABHISHEK RAJA</au><au>HARRIS GLEN ANDREW</au><au>ISHII YASUO</au><au>BURKY WILLIAM ELTON</au><au>ACHENBACH MICHAEL DAVID</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>COMPRESSION OF ENTRIES IN A REORDER BUFFER</title><date>2024-08-16</date><risdate>2024</risdate><abstract>장치, 방법 및 매체가 제공된다. 장치는 명령어들을 프로세싱하기 위한 프로세싱 회로부 및 하나 이상의 명령어들의 실행과 연관된 상태 정보를 갖는 복수의 엔트리들을 식별하는 재정렬 버퍼를 포함한다. 장치는 재정렬 버퍼 내의 엔트리들을 할당하고 복수의 명령어들에 대응하는 적어도 하나의 압축된 엔트리를 할당하는 할당 회로부를 포함한다. 장치는, 메모리 액세스 명령어와 연관된 주소가 액세스-민감 메모리에 대응하고 메모리 액세스 명령어가 압축된 엔트리에 대응하는 것에 응답하여, 메모리 액세스 명령어를 플러시하는 것 및 압축 없이 메모리 액세스 명령어의 재할당을 트리거하는 것을 포함하는 재할당 절차를 트리거하는 메모리 액세스 회로부를 포함한다. 할당 회로부는, 미리결정된 조건을 충족하는 액세스-민감 메모리를 어드레싱하는 메모리 액세스 명령어들의 발생 빈도에 응답하여, 미리결정된 조건이 충족되는 동안 압축을 억제한다.
There is provided an apparatus, method and medium. The apparatus comprises processing circuitry to process instructions and a reorder buffer identifying a plurality of entries having state information associated with execution of one or more of the instructions. The apparatus comprises allocation circuitry to allocate entries in the reorder buffer, and to allocate at least one compressed entry corresponding to a plurality of the instructions. The apparatus comprises memory access circuitry responsive to an address associated with a memory access instruction corresponding to access-sensitive memory and the memory access instruction corresponding to the compressed entry, to trigger a reallocation procedure comprising flushing the memory access instruction and triggering reallocation of the memory access instruction without the compression. The allocation circuitry is responsive to a frequency of occurrence of memory access instructions addressing the access-sensitive memory meeting a predetermined condition, to suppress the compression whilst the predetermined condition is met.</abstract><oa>free_for_read</oa></addata></record> |
fulltext | fulltext_linktorsrc |
identifier | |
ispartof | |
issn | |
language | eng ; kor |
recordid | cdi_epo_espacenet_KR20240124205A |
source | esp@cenet |
subjects | CALCULATING COMPUTING COUNTING ELECTRIC DIGITAL DATA PROCESSING PHYSICS |
title | COMPRESSION OF ENTRIES IN A REORDER BUFFER |
url | https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2024-12-20T10%3A44%3A57IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=MA%20LI&rft.date=2024-08-16&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EKR20240124205A%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true |