SEMICONDUCTOR PACKAGE

본 발명의 개념에 따른 반도체 패키지는 패키지 기판, 상기 패키지 기판 상의 인터포저, 및 상기 인터포저의 외곽부 상에 배치되는 제1 반도체 칩을 포함한다. 상기 인터포저는 제1 반도체 기판, 및 상기 제1 반도체 기판 상의 제1 절연층을 포함한다. 상기 제1 절연층은 제1 스크라이브 래인 영역을 포함한다. 상기 제1 스크라이브 래인 영역은 상기 제1 반도체 기판의 상면에 수직한 제1 방향을 따라서 상기 제1 반도체 칩 아래에 배치된다. 상기 제1 스크라이브 래인 영역은 상기 인터포저의 상기 외곽부의 측면과 이격하여 배치된다. A semiconductor package includes a package substrate, an interposer disposed on the package substrate, and a first semiconductor chip disposed on the interposer. The interposer includes a first semiconductor substrate and a first dielectric layer disposed on the first semiconductor substrate. The first dielectric layer includes a first scribe lane region. The first scribe lane region is below the first semiconductor chip along a first direction that is perpendicular to a top surface of the first semiconductor substrate. The first scribe lane region is spaced apart from a lateral surface of the interposer.