semiconductor device having through via

본 발명의 반도체 장치는 반도체 기판; 상기 반도체 기판 상에 형성된 집적 회로층; 상기 반도체 기판 및 상기 집적 회로층의 상부에 순차적으로 형성된 제1 내지 제n 금속 배선층들(n은 양의 정수); 상기 제1 내지 제n 금속 배선층들(n은 양의 정수)을 연결하는 복수개의 배선 비아들; 및 상기 제1 내지 제n 금속 배선층들중 어느 하나인 비아 연결 패드에서 상기 반도체 기판을 향하여 수직 방향으로 연장됨과 아울러 상기 반도체 기판을 관통하는 관통 비아를 포함하되, 상기 비아 연결 패드는 상기 관통 비아의 상면에 전체적으로 형성된...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: KIM SUN OO, AHN JEONG HOON, DING SHAOFENG, OH JAE HEE
Format: Patent
Sprache:eng ; kor
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page
container_issue
container_start_page
container_title
container_volume
creator KIM SUN OO
AHN JEONG HOON
DING SHAOFENG
OH JAE HEE
description 본 발명의 반도체 장치는 반도체 기판; 상기 반도체 기판 상에 형성된 집적 회로층; 상기 반도체 기판 및 상기 집적 회로층의 상부에 순차적으로 형성된 제1 내지 제n 금속 배선층들(n은 양의 정수); 상기 제1 내지 제n 금속 배선층들(n은 양의 정수)을 연결하는 복수개의 배선 비아들; 및 상기 제1 내지 제n 금속 배선층들중 어느 하나인 비아 연결 패드에서 상기 반도체 기판을 향하여 수직 방향으로 연장됨과 아울러 상기 반도체 기판을 관통하는 관통 비아를 포함하되, 상기 비아 연결 패드는 상기 관통 비아의 상면에 전체적으로 형성된 캡핑형의 비아 연결 패드이다. A semiconductor device includes: a semiconductor substrate; an integrated circuit layer disposed on the semiconductor substrate; a first metal wiring layer to an n-th metal wiring layer sequentially disposed on the semiconductor substrate and the integrated circuit layer, wherein n is a positive integer; a plurality of wiring vias connecting the first to n-th metal wiring layers to each other; and a through-via extending in a vertical direction from a via connection pad, which is any one of the first metal wiring layer to the n-th metal wiring layer, toward the semiconductor substrate and penetrating the semiconductor substrate, wherein the via connection pad is a capping-type via connection pad formed on an upper surface of the through-via.
format Patent
fullrecord <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_KR20240079873A</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>KR20240079873A</sourcerecordid><originalsourceid>FETCH-epo_espacenet_KR20240079873A3</originalsourceid><addsrcrecordid>eNrjZFAvTs3NTM7PSylNLskvUkhJLctMTlXISCzLzEtXKMkoyi9Nz1Aoy0zkYWBNS8wpTuWF0twMym6uIc4euqkF-fGpxQWJyal5qSXx3kFGBkYmBgbmlhbmxo7GxKkCAGktKSs</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>semiconductor device having through via</title><source>esp@cenet</source><creator>KIM SUN OO ; AHN JEONG HOON ; DING SHAOFENG ; OH JAE HEE</creator><creatorcontrib>KIM SUN OO ; AHN JEONG HOON ; DING SHAOFENG ; OH JAE HEE</creatorcontrib><description>본 발명의 반도체 장치는 반도체 기판; 상기 반도체 기판 상에 형성된 집적 회로층; 상기 반도체 기판 및 상기 집적 회로층의 상부에 순차적으로 형성된 제1 내지 제n 금속 배선층들(n은 양의 정수); 상기 제1 내지 제n 금속 배선층들(n은 양의 정수)을 연결하는 복수개의 배선 비아들; 및 상기 제1 내지 제n 금속 배선층들중 어느 하나인 비아 연결 패드에서 상기 반도체 기판을 향하여 수직 방향으로 연장됨과 아울러 상기 반도체 기판을 관통하는 관통 비아를 포함하되, 상기 비아 연결 패드는 상기 관통 비아의 상면에 전체적으로 형성된 캡핑형의 비아 연결 패드이다. A semiconductor device includes: a semiconductor substrate; an integrated circuit layer disposed on the semiconductor substrate; a first metal wiring layer to an n-th metal wiring layer sequentially disposed on the semiconductor substrate and the integrated circuit layer, wherein n is a positive integer; a plurality of wiring vias connecting the first to n-th metal wiring layers to each other; and a through-via extending in a vertical direction from a via connection pad, which is any one of the first metal wiring layer to the n-th metal wiring layer, toward the semiconductor substrate and penetrating the semiconductor substrate, wherein the via connection pad is a capping-type via connection pad formed on an upper surface of the through-via.</description><language>eng ; kor</language><subject>BASIC ELECTRIC ELEMENTS ; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ; ELECTRICITY ; SEMICONDUCTOR DEVICES</subject><creationdate>2024</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20240605&amp;DB=EPODOC&amp;CC=KR&amp;NR=20240079873A$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,776,881,25543,76293</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20240605&amp;DB=EPODOC&amp;CC=KR&amp;NR=20240079873A$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>KIM SUN OO</creatorcontrib><creatorcontrib>AHN JEONG HOON</creatorcontrib><creatorcontrib>DING SHAOFENG</creatorcontrib><creatorcontrib>OH JAE HEE</creatorcontrib><title>semiconductor device having through via</title><description>본 발명의 반도체 장치는 반도체 기판; 상기 반도체 기판 상에 형성된 집적 회로층; 상기 반도체 기판 및 상기 집적 회로층의 상부에 순차적으로 형성된 제1 내지 제n 금속 배선층들(n은 양의 정수); 상기 제1 내지 제n 금속 배선층들(n은 양의 정수)을 연결하는 복수개의 배선 비아들; 및 상기 제1 내지 제n 금속 배선층들중 어느 하나인 비아 연결 패드에서 상기 반도체 기판을 향하여 수직 방향으로 연장됨과 아울러 상기 반도체 기판을 관통하는 관통 비아를 포함하되, 상기 비아 연결 패드는 상기 관통 비아의 상면에 전체적으로 형성된 캡핑형의 비아 연결 패드이다. A semiconductor device includes: a semiconductor substrate; an integrated circuit layer disposed on the semiconductor substrate; a first metal wiring layer to an n-th metal wiring layer sequentially disposed on the semiconductor substrate and the integrated circuit layer, wherein n is a positive integer; a plurality of wiring vias connecting the first to n-th metal wiring layers to each other; and a through-via extending in a vertical direction from a via connection pad, which is any one of the first metal wiring layer to the n-th metal wiring layer, toward the semiconductor substrate and penetrating the semiconductor substrate, wherein the via connection pad is a capping-type via connection pad formed on an upper surface of the through-via.</description><subject>BASIC ELECTRIC ELEMENTS</subject><subject>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</subject><subject>ELECTRICITY</subject><subject>SEMICONDUCTOR DEVICES</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2024</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZFAvTs3NTM7PSylNLskvUkhJLctMTlXISCzLzEtXKMkoyi9Nz1Aoy0zkYWBNS8wpTuWF0twMym6uIc4euqkF-fGpxQWJyal5qSXx3kFGBkYmBgbmlhbmxo7GxKkCAGktKSs</recordid><startdate>20240605</startdate><enddate>20240605</enddate><creator>KIM SUN OO</creator><creator>AHN JEONG HOON</creator><creator>DING SHAOFENG</creator><creator>OH JAE HEE</creator><scope>EVB</scope></search><sort><creationdate>20240605</creationdate><title>semiconductor device having through via</title><author>KIM SUN OO ; AHN JEONG HOON ; DING SHAOFENG ; OH JAE HEE</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_KR20240079873A3</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; kor</language><creationdate>2024</creationdate><topic>BASIC ELECTRIC ELEMENTS</topic><topic>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</topic><topic>ELECTRICITY</topic><topic>SEMICONDUCTOR DEVICES</topic><toplevel>online_resources</toplevel><creatorcontrib>KIM SUN OO</creatorcontrib><creatorcontrib>AHN JEONG HOON</creatorcontrib><creatorcontrib>DING SHAOFENG</creatorcontrib><creatorcontrib>OH JAE HEE</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>KIM SUN OO</au><au>AHN JEONG HOON</au><au>DING SHAOFENG</au><au>OH JAE HEE</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>semiconductor device having through via</title><date>2024-06-05</date><risdate>2024</risdate><abstract>본 발명의 반도체 장치는 반도체 기판; 상기 반도체 기판 상에 형성된 집적 회로층; 상기 반도체 기판 및 상기 집적 회로층의 상부에 순차적으로 형성된 제1 내지 제n 금속 배선층들(n은 양의 정수); 상기 제1 내지 제n 금속 배선층들(n은 양의 정수)을 연결하는 복수개의 배선 비아들; 및 상기 제1 내지 제n 금속 배선층들중 어느 하나인 비아 연결 패드에서 상기 반도체 기판을 향하여 수직 방향으로 연장됨과 아울러 상기 반도체 기판을 관통하는 관통 비아를 포함하되, 상기 비아 연결 패드는 상기 관통 비아의 상면에 전체적으로 형성된 캡핑형의 비아 연결 패드이다. A semiconductor device includes: a semiconductor substrate; an integrated circuit layer disposed on the semiconductor substrate; a first metal wiring layer to an n-th metal wiring layer sequentially disposed on the semiconductor substrate and the integrated circuit layer, wherein n is a positive integer; a plurality of wiring vias connecting the first to n-th metal wiring layers to each other; and a through-via extending in a vertical direction from a via connection pad, which is any one of the first metal wiring layer to the n-th metal wiring layer, toward the semiconductor substrate and penetrating the semiconductor substrate, wherein the via connection pad is a capping-type via connection pad formed on an upper surface of the through-via.</abstract><oa>free_for_read</oa></addata></record>
fulltext fulltext_linktorsrc
identifier
ispartof
issn
language eng ; kor
recordid cdi_epo_espacenet_KR20240079873A
source esp@cenet
subjects BASIC ELECTRIC ELEMENTS
ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
ELECTRICITY
SEMICONDUCTOR DEVICES
title semiconductor device having through via
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-01-24T20%3A39%3A27IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=KIM%20SUN%20OO&rft.date=2024-06-05&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EKR20240079873A%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true