EMITTING DEVICE AND DISPLAY APPARATUS COMPRISING THE SAME

본 명세서의 일 실시예에 따른 발광 소자는, 제1 n형 전극, 제1 n형 전극 상에 배치되는 제1 n형층, 제1 n형층 상에 배치되는 제1 활성층, 제1 활성층 상에 배치되는 제1 p형층, 제1 p형층 상에 배치되는 p형 전극, p형 전극의 일부 영역 상에 배치되는 제2 p형층, 제2 p형층 상에 배치되는 제2 활성층 및 제2 활성층 상에 배치되는 제2 n형층을 포함하고, 본 명세서의 일 실시예에 따른 표시 장치는, 복수의 서브 화소를 포함하는 복수의 화소가 정의된 기판, 기판 상에서 복수의 서브 화소 각각에 배치된 제1 트랜지스터...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: KWON HYO WON, KWAK YONG SEOK, KIM IL SOO, HAN MYUNG SOO
Format: Patent
Sprache:eng ; kor
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page
container_issue
container_start_page
container_title
container_volume
creator KWON HYO WON
KWAK YONG SEOK
KIM IL SOO
HAN MYUNG SOO
description 본 명세서의 일 실시예에 따른 발광 소자는, 제1 n형 전극, 제1 n형 전극 상에 배치되는 제1 n형층, 제1 n형층 상에 배치되는 제1 활성층, 제1 활성층 상에 배치되는 제1 p형층, 제1 p형층 상에 배치되는 p형 전극, p형 전극의 일부 영역 상에 배치되는 제2 p형층, 제2 p형층 상에 배치되는 제2 활성층 및 제2 활성층 상에 배치되는 제2 n형층을 포함하고, 본 명세서의 일 실시예에 따른 표시 장치는, 복수의 서브 화소를 포함하는 복수의 화소가 정의된 기판, 기판 상에서 복수의 서브 화소 각각에 배치된 제1 트랜지스터, 제1 트랜지스터 상에 배치되는 평탄화층, 평탄화층 상에 배치되고 제1 트랜지스터와 연결된 제1 개별 전극, 제1 개별 전극 상에 배치되는 발광 소자, 평탄화층 상에 배치된 제2 개별 전극 및 공통 전극, 공통 전극과 발광 소자의 p형 전극을 연결하는 제1 연결 전극 및 제2 개별 전극과 발광 소자의 제2 n형층을 연결하는 제2 연결 전극을 포함한다. According to an aspect of the present disclosure, a light emitting device and a display apparatus including the same are discussed. The light emitting device can include an n-type electrode, a first n-type layer disposed on the n-type electrode, a first active layer disposed on the first n-type layer, a first p-type layer disposed on the first active layer, a p-type electrode disposed on the first p-type layer, a second p-type layer disposed on a partial area of the p-type electrode, a second active layer disposed on the second p-type layer, and a second n-type layer disposed on the second active layer.
format Patent
fullrecord <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_KR20240077021A</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>KR20240077021A</sourcerecordid><originalsourceid>FETCH-epo_espacenet_KR20240077021A3</originalsourceid><addsrcrecordid>eNrjZLB09fUMCfH0c1dwcQ3zdHZVcPRzUXDxDA7wcYxUcAwIcAxyDAkNVnD29w0I8gwGqQvxcFUIdvR15WFgTUvMKU7lhdLcDMpuriHOHrqpBfnxqcUFicmpeakl8d5BRgZGJgYG5uYGRoaOxsSpAgAk5yl7</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>EMITTING DEVICE AND DISPLAY APPARATUS COMPRISING THE SAME</title><source>esp@cenet</source><creator>KWON HYO WON ; KWAK YONG SEOK ; KIM IL SOO ; HAN MYUNG SOO</creator><creatorcontrib>KWON HYO WON ; KWAK YONG SEOK ; KIM IL SOO ; HAN MYUNG SOO</creatorcontrib><description>본 명세서의 일 실시예에 따른 발광 소자는, 제1 n형 전극, 제1 n형 전극 상에 배치되는 제1 n형층, 제1 n형층 상에 배치되는 제1 활성층, 제1 활성층 상에 배치되는 제1 p형층, 제1 p형층 상에 배치되는 p형 전극, p형 전극의 일부 영역 상에 배치되는 제2 p형층, 제2 p형층 상에 배치되는 제2 활성층 및 제2 활성층 상에 배치되는 제2 n형층을 포함하고, 본 명세서의 일 실시예에 따른 표시 장치는, 복수의 서브 화소를 포함하는 복수의 화소가 정의된 기판, 기판 상에서 복수의 서브 화소 각각에 배치된 제1 트랜지스터, 제1 트랜지스터 상에 배치되는 평탄화층, 평탄화층 상에 배치되고 제1 트랜지스터와 연결된 제1 개별 전극, 제1 개별 전극 상에 배치되는 발광 소자, 평탄화층 상에 배치된 제2 개별 전극 및 공통 전극, 공통 전극과 발광 소자의 p형 전극을 연결하는 제1 연결 전극 및 제2 개별 전극과 발광 소자의 제2 n형층을 연결하는 제2 연결 전극을 포함한다. According to an aspect of the present disclosure, a light emitting device and a display apparatus including the same are discussed. The light emitting device can include an n-type electrode, a first n-type layer disposed on the n-type electrode, a first active layer disposed on the first n-type layer, a first p-type layer disposed on the first active layer, a p-type electrode disposed on the first p-type layer, a second p-type layer disposed on a partial area of the p-type electrode, a second active layer disposed on the second p-type layer, and a second n-type layer disposed on the second active layer.</description><language>eng ; kor</language><subject>BASIC ELECTRIC ELEMENTS ; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ; ELECTRICITY ; SEMICONDUCTOR DEVICES</subject><creationdate>2024</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20240531&amp;DB=EPODOC&amp;CC=KR&amp;NR=20240077021A$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,780,885,25564,76547</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20240531&amp;DB=EPODOC&amp;CC=KR&amp;NR=20240077021A$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>KWON HYO WON</creatorcontrib><creatorcontrib>KWAK YONG SEOK</creatorcontrib><creatorcontrib>KIM IL SOO</creatorcontrib><creatorcontrib>HAN MYUNG SOO</creatorcontrib><title>EMITTING DEVICE AND DISPLAY APPARATUS COMPRISING THE SAME</title><description>본 명세서의 일 실시예에 따른 발광 소자는, 제1 n형 전극, 제1 n형 전극 상에 배치되는 제1 n형층, 제1 n형층 상에 배치되는 제1 활성층, 제1 활성층 상에 배치되는 제1 p형층, 제1 p형층 상에 배치되는 p형 전극, p형 전극의 일부 영역 상에 배치되는 제2 p형층, 제2 p형층 상에 배치되는 제2 활성층 및 제2 활성층 상에 배치되는 제2 n형층을 포함하고, 본 명세서의 일 실시예에 따른 표시 장치는, 복수의 서브 화소를 포함하는 복수의 화소가 정의된 기판, 기판 상에서 복수의 서브 화소 각각에 배치된 제1 트랜지스터, 제1 트랜지스터 상에 배치되는 평탄화층, 평탄화층 상에 배치되고 제1 트랜지스터와 연결된 제1 개별 전극, 제1 개별 전극 상에 배치되는 발광 소자, 평탄화층 상에 배치된 제2 개별 전극 및 공통 전극, 공통 전극과 발광 소자의 p형 전극을 연결하는 제1 연결 전극 및 제2 개별 전극과 발광 소자의 제2 n형층을 연결하는 제2 연결 전극을 포함한다. According to an aspect of the present disclosure, a light emitting device and a display apparatus including the same are discussed. The light emitting device can include an n-type electrode, a first n-type layer disposed on the n-type electrode, a first active layer disposed on the first n-type layer, a first p-type layer disposed on the first active layer, a p-type electrode disposed on the first p-type layer, a second p-type layer disposed on a partial area of the p-type electrode, a second active layer disposed on the second p-type layer, and a second n-type layer disposed on the second active layer.</description><subject>BASIC ELECTRIC ELEMENTS</subject><subject>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</subject><subject>ELECTRICITY</subject><subject>SEMICONDUCTOR DEVICES</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2024</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZLB09fUMCfH0c1dwcQ3zdHZVcPRzUXDxDA7wcYxUcAwIcAxyDAkNVnD29w0I8gwGqQvxcFUIdvR15WFgTUvMKU7lhdLcDMpuriHOHrqpBfnxqcUFicmpeakl8d5BRgZGJgYG5uYGRoaOxsSpAgAk5yl7</recordid><startdate>20240531</startdate><enddate>20240531</enddate><creator>KWON HYO WON</creator><creator>KWAK YONG SEOK</creator><creator>KIM IL SOO</creator><creator>HAN MYUNG SOO</creator><scope>EVB</scope></search><sort><creationdate>20240531</creationdate><title>EMITTING DEVICE AND DISPLAY APPARATUS COMPRISING THE SAME</title><author>KWON HYO WON ; KWAK YONG SEOK ; KIM IL SOO ; HAN MYUNG SOO</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_KR20240077021A3</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; kor</language><creationdate>2024</creationdate><topic>BASIC ELECTRIC ELEMENTS</topic><topic>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</topic><topic>ELECTRICITY</topic><topic>SEMICONDUCTOR DEVICES</topic><toplevel>online_resources</toplevel><creatorcontrib>KWON HYO WON</creatorcontrib><creatorcontrib>KWAK YONG SEOK</creatorcontrib><creatorcontrib>KIM IL SOO</creatorcontrib><creatorcontrib>HAN MYUNG SOO</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>KWON HYO WON</au><au>KWAK YONG SEOK</au><au>KIM IL SOO</au><au>HAN MYUNG SOO</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>EMITTING DEVICE AND DISPLAY APPARATUS COMPRISING THE SAME</title><date>2024-05-31</date><risdate>2024</risdate><abstract>본 명세서의 일 실시예에 따른 발광 소자는, 제1 n형 전극, 제1 n형 전극 상에 배치되는 제1 n형층, 제1 n형층 상에 배치되는 제1 활성층, 제1 활성층 상에 배치되는 제1 p형층, 제1 p형층 상에 배치되는 p형 전극, p형 전극의 일부 영역 상에 배치되는 제2 p형층, 제2 p형층 상에 배치되는 제2 활성층 및 제2 활성층 상에 배치되는 제2 n형층을 포함하고, 본 명세서의 일 실시예에 따른 표시 장치는, 복수의 서브 화소를 포함하는 복수의 화소가 정의된 기판, 기판 상에서 복수의 서브 화소 각각에 배치된 제1 트랜지스터, 제1 트랜지스터 상에 배치되는 평탄화층, 평탄화층 상에 배치되고 제1 트랜지스터와 연결된 제1 개별 전극, 제1 개별 전극 상에 배치되는 발광 소자, 평탄화층 상에 배치된 제2 개별 전극 및 공통 전극, 공통 전극과 발광 소자의 p형 전극을 연결하는 제1 연결 전극 및 제2 개별 전극과 발광 소자의 제2 n형층을 연결하는 제2 연결 전극을 포함한다. According to an aspect of the present disclosure, a light emitting device and a display apparatus including the same are discussed. The light emitting device can include an n-type electrode, a first n-type layer disposed on the n-type electrode, a first active layer disposed on the first n-type layer, a first p-type layer disposed on the first active layer, a p-type electrode disposed on the first p-type layer, a second p-type layer disposed on a partial area of the p-type electrode, a second active layer disposed on the second p-type layer, and a second n-type layer disposed on the second active layer.</abstract><oa>free_for_read</oa></addata></record>
fulltext fulltext_linktorsrc
identifier
ispartof
issn
language eng ; kor
recordid cdi_epo_espacenet_KR20240077021A
source esp@cenet
subjects BASIC ELECTRIC ELEMENTS
ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
ELECTRICITY
SEMICONDUCTOR DEVICES
title EMITTING DEVICE AND DISPLAY APPARATUS COMPRISING THE SAME
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2024-12-28T22%3A49%3A38IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=KWON%20HYO%20WON&rft.date=2024-05-31&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EKR20240077021A%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true