ULTRA HIGH-SPEED TRANSMITTER AND STORAGE DEVICE INCLUDING THE SAME

초고속 송신기는 패턴 생성기, 데이터 생성기, 직렬화기, 송신 드라이버 및 피드백 회로를 포함한다. 상기 패턴 생성기는 일정한 패턴을 가지는 테스트 데이터를 생성한다. 상기 데이터 생성기는 조절된 클럭 신호들에 기초하여 입력 데이터 신호 및 상기 테스트 데이터 각각의 지연량을 조절하여 조절된 셋업 마진 및 홀드 마진을 가지는 리타임된 데이터 신호 및 리타임된 테스트 데이터를 생성한다. 직렬화기는 다위상 클럭 신호들에 기초하여 상기 리타임된 데이터 신호를 직렬화하여 직렬화된 데이터 신호를 생성한다. 송신 드라이버는 상기 직렬화된 데이...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: KIM JU EON, KWAK MYOUNG BO, JO IK JIN, PARK JAE WOO, CHOI JUNG HWAN
Format: Patent
Sprache:eng ; kor
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page
container_issue
container_start_page
container_title
container_volume
creator KIM JU EON
KWAK MYOUNG BO
JO IK JIN
PARK JAE WOO
CHOI JUNG HWAN
description 초고속 송신기는 패턴 생성기, 데이터 생성기, 직렬화기, 송신 드라이버 및 피드백 회로를 포함한다. 상기 패턴 생성기는 일정한 패턴을 가지는 테스트 데이터를 생성한다. 상기 데이터 생성기는 조절된 클럭 신호들에 기초하여 입력 데이터 신호 및 상기 테스트 데이터 각각의 지연량을 조절하여 조절된 셋업 마진 및 홀드 마진을 가지는 리타임된 데이터 신호 및 리타임된 테스트 데이터를 생성한다. 직렬화기는 다위상 클럭 신호들에 기초하여 상기 리타임된 데이터 신호를 직렬화하여 직렬화된 데이터 신호를 생성한다. 송신 드라이버는 상기 직렬화된 데이터에 기초하여 출력 데이터 신호를 생성하고, 상기 출력 데이터 신호를 채널을 통하여 전송한다. 피드백 회로는 상기 리타임된 데이터 신호의 경로와 별도의 경로를 통하여 상기 리타임된 테스트 신호의 상기 셋업 마진과 상기 홀드 마진을 감지하고, 상기 감지된 셋업 마진과 상기 홀드 마진에 기초하여 상기 다위상 클럭 신호들의 지연량을 조절하여 상기 조절된 클럭 신호들을 생성한다. A transmitter includes a data generator, a serializer, a transmission driver and a feedback circuit. The data generator generates a retimed data signal and retimed test data by adjusting a delay amount of each of an input data signal and a test data based on adjusted clock signals. The serializer generates a serial data signal by serializing the retimed data signal based on multi-phase clock signals. The transmission driver generates an output data signal based on the serial data signal and transmits the output data signal through a channel. The feedback circuit detects the setup margin and the hold margin of the retimed test data through a separate path different from a path of the retimed data signal and generates the adjusted clock signals by adjusting delay amounts of the multi-phase clock signals based on the detected setup margin and hold margin of the retimed test data.
format Patent
fullrecord <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_KR20240074213A</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>KR20240074213A</sourcerecordid><originalsourceid>FETCH-epo_espacenet_KR20240074213A3</originalsourceid><addsrcrecordid>eNrjZHAK9QkJclTw8HT30A0OcHV1UQBy_YJ9PUNCXIMUHP1cFIJD_IMc3V0VXFzDPJ1dFTz9nH1CXTz93BVCPFwVgh19XXkYWNMSc4pTeaE0N4Oym2uIs4duakF-fGpxQWJyal5qSbx3kJGBkYmBgbmJkaGxozFxqgCb9SvW</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>ULTRA HIGH-SPEED TRANSMITTER AND STORAGE DEVICE INCLUDING THE SAME</title><source>esp@cenet</source><creator>KIM JU EON ; KWAK MYOUNG BO ; JO IK JIN ; PARK JAE WOO ; CHOI JUNG HWAN</creator><creatorcontrib>KIM JU EON ; KWAK MYOUNG BO ; JO IK JIN ; PARK JAE WOO ; CHOI JUNG HWAN</creatorcontrib><description>초고속 송신기는 패턴 생성기, 데이터 생성기, 직렬화기, 송신 드라이버 및 피드백 회로를 포함한다. 상기 패턴 생성기는 일정한 패턴을 가지는 테스트 데이터를 생성한다. 상기 데이터 생성기는 조절된 클럭 신호들에 기초하여 입력 데이터 신호 및 상기 테스트 데이터 각각의 지연량을 조절하여 조절된 셋업 마진 및 홀드 마진을 가지는 리타임된 데이터 신호 및 리타임된 테스트 데이터를 생성한다. 직렬화기는 다위상 클럭 신호들에 기초하여 상기 리타임된 데이터 신호를 직렬화하여 직렬화된 데이터 신호를 생성한다. 송신 드라이버는 상기 직렬화된 데이터에 기초하여 출력 데이터 신호를 생성하고, 상기 출력 데이터 신호를 채널을 통하여 전송한다. 피드백 회로는 상기 리타임된 데이터 신호의 경로와 별도의 경로를 통하여 상기 리타임된 테스트 신호의 상기 셋업 마진과 상기 홀드 마진을 감지하고, 상기 감지된 셋업 마진과 상기 홀드 마진에 기초하여 상기 다위상 클럭 신호들의 지연량을 조절하여 상기 조절된 클럭 신호들을 생성한다. A transmitter includes a data generator, a serializer, a transmission driver and a feedback circuit. The data generator generates a retimed data signal and retimed test data by adjusting a delay amount of each of an input data signal and a test data based on adjusted clock signals. The serializer generates a serial data signal by serializing the retimed data signal based on multi-phase clock signals. The transmission driver generates an output data signal based on the serial data signal and transmits the output data signal through a channel. The feedback circuit detects the setup margin and the hold margin of the retimed test data through a separate path different from a path of the retimed data signal and generates the adjusted clock signals by adjusting delay amounts of the multi-phase clock signals based on the detected setup margin and hold margin of the retimed test data.</description><language>eng ; kor</language><subject>INFORMATION STORAGE ; PHYSICS ; STATIC STORES</subject><creationdate>2024</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20240528&amp;DB=EPODOC&amp;CC=KR&amp;NR=20240074213A$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,776,881,25542,76516</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20240528&amp;DB=EPODOC&amp;CC=KR&amp;NR=20240074213A$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>KIM JU EON</creatorcontrib><creatorcontrib>KWAK MYOUNG BO</creatorcontrib><creatorcontrib>JO IK JIN</creatorcontrib><creatorcontrib>PARK JAE WOO</creatorcontrib><creatorcontrib>CHOI JUNG HWAN</creatorcontrib><title>ULTRA HIGH-SPEED TRANSMITTER AND STORAGE DEVICE INCLUDING THE SAME</title><description>초고속 송신기는 패턴 생성기, 데이터 생성기, 직렬화기, 송신 드라이버 및 피드백 회로를 포함한다. 상기 패턴 생성기는 일정한 패턴을 가지는 테스트 데이터를 생성한다. 상기 데이터 생성기는 조절된 클럭 신호들에 기초하여 입력 데이터 신호 및 상기 테스트 데이터 각각의 지연량을 조절하여 조절된 셋업 마진 및 홀드 마진을 가지는 리타임된 데이터 신호 및 리타임된 테스트 데이터를 생성한다. 직렬화기는 다위상 클럭 신호들에 기초하여 상기 리타임된 데이터 신호를 직렬화하여 직렬화된 데이터 신호를 생성한다. 송신 드라이버는 상기 직렬화된 데이터에 기초하여 출력 데이터 신호를 생성하고, 상기 출력 데이터 신호를 채널을 통하여 전송한다. 피드백 회로는 상기 리타임된 데이터 신호의 경로와 별도의 경로를 통하여 상기 리타임된 테스트 신호의 상기 셋업 마진과 상기 홀드 마진을 감지하고, 상기 감지된 셋업 마진과 상기 홀드 마진에 기초하여 상기 다위상 클럭 신호들의 지연량을 조절하여 상기 조절된 클럭 신호들을 생성한다. A transmitter includes a data generator, a serializer, a transmission driver and a feedback circuit. The data generator generates a retimed data signal and retimed test data by adjusting a delay amount of each of an input data signal and a test data based on adjusted clock signals. The serializer generates a serial data signal by serializing the retimed data signal based on multi-phase clock signals. The transmission driver generates an output data signal based on the serial data signal and transmits the output data signal through a channel. The feedback circuit detects the setup margin and the hold margin of the retimed test data through a separate path different from a path of the retimed data signal and generates the adjusted clock signals by adjusting delay amounts of the multi-phase clock signals based on the detected setup margin and hold margin of the retimed test data.</description><subject>INFORMATION STORAGE</subject><subject>PHYSICS</subject><subject>STATIC STORES</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2024</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZHAK9QkJclTw8HT30A0OcHV1UQBy_YJ9PUNCXIMUHP1cFIJD_IMc3V0VXFzDPJ1dFTz9nH1CXTz93BVCPFwVgh19XXkYWNMSc4pTeaE0N4Oym2uIs4duakF-fGpxQWJyal5qSbx3kJGBkYmBgbmJkaGxozFxqgCb9SvW</recordid><startdate>20240528</startdate><enddate>20240528</enddate><creator>KIM JU EON</creator><creator>KWAK MYOUNG BO</creator><creator>JO IK JIN</creator><creator>PARK JAE WOO</creator><creator>CHOI JUNG HWAN</creator><scope>EVB</scope></search><sort><creationdate>20240528</creationdate><title>ULTRA HIGH-SPEED TRANSMITTER AND STORAGE DEVICE INCLUDING THE SAME</title><author>KIM JU EON ; KWAK MYOUNG BO ; JO IK JIN ; PARK JAE WOO ; CHOI JUNG HWAN</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_KR20240074213A3</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; kor</language><creationdate>2024</creationdate><topic>INFORMATION STORAGE</topic><topic>PHYSICS</topic><topic>STATIC STORES</topic><toplevel>online_resources</toplevel><creatorcontrib>KIM JU EON</creatorcontrib><creatorcontrib>KWAK MYOUNG BO</creatorcontrib><creatorcontrib>JO IK JIN</creatorcontrib><creatorcontrib>PARK JAE WOO</creatorcontrib><creatorcontrib>CHOI JUNG HWAN</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>KIM JU EON</au><au>KWAK MYOUNG BO</au><au>JO IK JIN</au><au>PARK JAE WOO</au><au>CHOI JUNG HWAN</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>ULTRA HIGH-SPEED TRANSMITTER AND STORAGE DEVICE INCLUDING THE SAME</title><date>2024-05-28</date><risdate>2024</risdate><abstract>초고속 송신기는 패턴 생성기, 데이터 생성기, 직렬화기, 송신 드라이버 및 피드백 회로를 포함한다. 상기 패턴 생성기는 일정한 패턴을 가지는 테스트 데이터를 생성한다. 상기 데이터 생성기는 조절된 클럭 신호들에 기초하여 입력 데이터 신호 및 상기 테스트 데이터 각각의 지연량을 조절하여 조절된 셋업 마진 및 홀드 마진을 가지는 리타임된 데이터 신호 및 리타임된 테스트 데이터를 생성한다. 직렬화기는 다위상 클럭 신호들에 기초하여 상기 리타임된 데이터 신호를 직렬화하여 직렬화된 데이터 신호를 생성한다. 송신 드라이버는 상기 직렬화된 데이터에 기초하여 출력 데이터 신호를 생성하고, 상기 출력 데이터 신호를 채널을 통하여 전송한다. 피드백 회로는 상기 리타임된 데이터 신호의 경로와 별도의 경로를 통하여 상기 리타임된 테스트 신호의 상기 셋업 마진과 상기 홀드 마진을 감지하고, 상기 감지된 셋업 마진과 상기 홀드 마진에 기초하여 상기 다위상 클럭 신호들의 지연량을 조절하여 상기 조절된 클럭 신호들을 생성한다. A transmitter includes a data generator, a serializer, a transmission driver and a feedback circuit. The data generator generates a retimed data signal and retimed test data by adjusting a delay amount of each of an input data signal and a test data based on adjusted clock signals. The serializer generates a serial data signal by serializing the retimed data signal based on multi-phase clock signals. The transmission driver generates an output data signal based on the serial data signal and transmits the output data signal through a channel. The feedback circuit detects the setup margin and the hold margin of the retimed test data through a separate path different from a path of the retimed data signal and generates the adjusted clock signals by adjusting delay amounts of the multi-phase clock signals based on the detected setup margin and hold margin of the retimed test data.</abstract><oa>free_for_read</oa></addata></record>
fulltext fulltext_linktorsrc
identifier
ispartof
issn
language eng ; kor
recordid cdi_epo_espacenet_KR20240074213A
source esp@cenet
subjects INFORMATION STORAGE
PHYSICS
STATIC STORES
title ULTRA HIGH-SPEED TRANSMITTER AND STORAGE DEVICE INCLUDING THE SAME
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-02-13T08%3A42%3A01IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=KIM%20JU%20EON&rft.date=2024-05-28&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EKR20240074213A%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true