Memory device having architecture of voltage driver circuit and decoupling capacitor

전압 드라이버 회로 및 디커플링 커패시터의 아키텍쳐를 갖는 메모리 장치가 개시된다. 메모리 장치는 주변 회로 구조물 및 주변 회로 구조물 위에 주변 회로 구조물과 수직 방향으로 오버랩되어 있는 셀 어레이 구조물을 포함한다. 셀 어레이 구조물은 복수의 트랜지스터 구조체들 및 복수의 트랜지스터 구조체들 각각과 연결되는 복수의 커패시터 구조체들을 포함하는 메모리 셀 영역을 포함한다. 주변 회로 구조물은 메모리 셀 영역의 복수의 비트라인들을 센싱하는 감지 증폭기들을 포함하는 제1 영역 및 제1 영역에 인접하게 배치되며 감지 증폭기들에 제공되는 내부 전원 전압을 구동하는 제1 전압 드라이버 회로를 포함하는 제2 영역을 포함한다. A memory device having an architecture of a voltage driver circuit and a decoupling capacitor is disclosed. The memory device includes a peripheral circuit structure and a cell array structure vertically overlapping the peripheral circuit structure thereon. The cell array structure includes a memory cell region including a plurality of transistor structures and a plurality of capacitor structures electrically connected to respective ones of the plurality of transistor structures. The peripheral circuit structure includes a first region including sense amplifiers coupled to a plurality of bitlines of the memory cell region and a second region including a first voltage driver circuit that is configured to generate an internal power supply voltage to provide to sense amplifiers.