Computer System Including Main Memory Device Having Heterogeneous Memories and Operating Method thereof

일 실시예에 의한 컴퓨터 시스템은 프로세서, 제 1 메모리 장치 제 1 메모리 장치와 액세스 레이턴시가 상이한 제 2 메모리 장치, 복수의 캐시 엔트리로 구성되고, 제 1 메모리 장치 또는 제 2 메모리 장치로부터 제공되는 캐싱 데이터를 캐시 엔트리에 저장하는 캐시 메모리 및, 캐싱 데이터를 제공한 출처를 관리하고, 프로세서의 요청 데이터가 캐시 메모리에 존재하지 않음에 따라 요청 데이터를 제 1 메모리 장치 또는 제 2 메모리 장치로부터 리드한 출처별 캐시 미스율과 출처별 캐시 점유율에 기초하여 축출 대상 캐시 엔트리를 결정하도록...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: RAK KIE KIM, YUN JEONG MUN, HO KYOON LEE
Format: Patent
Sprache:eng ; kor
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page
container_issue
container_start_page
container_title
container_volume
creator RAK KIE KIM
YUN JEONG MUN
HO KYOON LEE
description 일 실시예에 의한 컴퓨터 시스템은 프로세서, 제 1 메모리 장치 제 1 메모리 장치와 액세스 레이턴시가 상이한 제 2 메모리 장치, 복수의 캐시 엔트리로 구성되고, 제 1 메모리 장치 또는 제 2 메모리 장치로부터 제공되는 캐싱 데이터를 캐시 엔트리에 저장하는 캐시 메모리 및, 캐싱 데이터를 제공한 출처를 관리하고, 프로세서의 요청 데이터가 캐시 메모리에 존재하지 않음에 따라 요청 데이터를 제 1 메모리 장치 또는 제 2 메모리 장치로부터 리드한 출처별 캐시 미스율과 출처별 캐시 점유율에 기초하여 축출 대상 캐시 엔트리를 결정하도록 구성되는 캐시 컨트롤러를 포함하도록 구성될 수 있다. A computer system may include a processor; a first memory device; a second memory device; a cache memory including a plurality of cache entries and a cache controller. The cache controller is configured to manage a source indicating whether a caching data is provided from the first memory device or the second memory device, and determine a cache entry to be evicted from the cache entries based on a cache miss ratio of request data by the source which the request data is read when the request data of the processor do not exist in the cache memory and a cache occupancy ratio by the source.
format Patent
fullrecord <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_KR20240069323A</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>KR20240069323A</sourcerecordid><originalsourceid>FETCH-epo_espacenet_KR20240069323A3</originalsourceid><addsrcrecordid>eNqNjM0KgkAYRd20iOodPmgdyBhBy7BiIiSo9jLoVQd0vmFmFHz77OcBWt3FOefOozrlzvYBjh6jD-joYoq2L7WpKVPaUIaO3UhHDLoASTW8icQUcA0D7v1X0fCkTEk3C6fCJ0douKTQwIGrZTSrVOux-u0iWp9Pz1RuYDmHt6qY3kJ-vYtYbON4t09Eckj-s16OjUCM</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>Computer System Including Main Memory Device Having Heterogeneous Memories and Operating Method thereof</title><source>esp@cenet</source><creator>RAK KIE KIM ; YUN JEONG MUN ; HO KYOON LEE</creator><creatorcontrib>RAK KIE KIM ; YUN JEONG MUN ; HO KYOON LEE</creatorcontrib><description>일 실시예에 의한 컴퓨터 시스템은 프로세서, 제 1 메모리 장치 제 1 메모리 장치와 액세스 레이턴시가 상이한 제 2 메모리 장치, 복수의 캐시 엔트리로 구성되고, 제 1 메모리 장치 또는 제 2 메모리 장치로부터 제공되는 캐싱 데이터를 캐시 엔트리에 저장하는 캐시 메모리 및, 캐싱 데이터를 제공한 출처를 관리하고, 프로세서의 요청 데이터가 캐시 메모리에 존재하지 않음에 따라 요청 데이터를 제 1 메모리 장치 또는 제 2 메모리 장치로부터 리드한 출처별 캐시 미스율과 출처별 캐시 점유율에 기초하여 축출 대상 캐시 엔트리를 결정하도록 구성되는 캐시 컨트롤러를 포함하도록 구성될 수 있다. A computer system may include a processor; a first memory device; a second memory device; a cache memory including a plurality of cache entries and a cache controller. The cache controller is configured to manage a source indicating whether a caching data is provided from the first memory device or the second memory device, and determine a cache entry to be evicted from the cache entries based on a cache miss ratio of request data by the source which the request data is read when the request data of the processor do not exist in the cache memory and a cache occupancy ratio by the source.</description><language>eng ; kor</language><subject>CALCULATING ; COMPUTING ; COUNTING ; ELECTRIC DIGITAL DATA PROCESSING ; PHYSICS</subject><creationdate>2024</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20240520&amp;DB=EPODOC&amp;CC=KR&amp;NR=20240069323A$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,778,883,25551,76302</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20240520&amp;DB=EPODOC&amp;CC=KR&amp;NR=20240069323A$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>RAK KIE KIM</creatorcontrib><creatorcontrib>YUN JEONG MUN</creatorcontrib><creatorcontrib>HO KYOON LEE</creatorcontrib><title>Computer System Including Main Memory Device Having Heterogeneous Memories and Operating Method thereof</title><description>일 실시예에 의한 컴퓨터 시스템은 프로세서, 제 1 메모리 장치 제 1 메모리 장치와 액세스 레이턴시가 상이한 제 2 메모리 장치, 복수의 캐시 엔트리로 구성되고, 제 1 메모리 장치 또는 제 2 메모리 장치로부터 제공되는 캐싱 데이터를 캐시 엔트리에 저장하는 캐시 메모리 및, 캐싱 데이터를 제공한 출처를 관리하고, 프로세서의 요청 데이터가 캐시 메모리에 존재하지 않음에 따라 요청 데이터를 제 1 메모리 장치 또는 제 2 메모리 장치로부터 리드한 출처별 캐시 미스율과 출처별 캐시 점유율에 기초하여 축출 대상 캐시 엔트리를 결정하도록 구성되는 캐시 컨트롤러를 포함하도록 구성될 수 있다. A computer system may include a processor; a first memory device; a second memory device; a cache memory including a plurality of cache entries and a cache controller. The cache controller is configured to manage a source indicating whether a caching data is provided from the first memory device or the second memory device, and determine a cache entry to be evicted from the cache entries based on a cache miss ratio of request data by the source which the request data is read when the request data of the processor do not exist in the cache memory and a cache occupancy ratio by the source.</description><subject>CALCULATING</subject><subject>COMPUTING</subject><subject>COUNTING</subject><subject>ELECTRIC DIGITAL DATA PROCESSING</subject><subject>PHYSICS</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2024</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNqNjM0KgkAYRd20iOodPmgdyBhBy7BiIiSo9jLoVQd0vmFmFHz77OcBWt3FOefOozrlzvYBjh6jD-joYoq2L7WpKVPaUIaO3UhHDLoASTW8icQUcA0D7v1X0fCkTEk3C6fCJ0douKTQwIGrZTSrVOux-u0iWp9Pz1RuYDmHt6qY3kJ-vYtYbON4t09Eckj-s16OjUCM</recordid><startdate>20240520</startdate><enddate>20240520</enddate><creator>RAK KIE KIM</creator><creator>YUN JEONG MUN</creator><creator>HO KYOON LEE</creator><scope>EVB</scope></search><sort><creationdate>20240520</creationdate><title>Computer System Including Main Memory Device Having Heterogeneous Memories and Operating Method thereof</title><author>RAK KIE KIM ; YUN JEONG MUN ; HO KYOON LEE</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_KR20240069323A3</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; kor</language><creationdate>2024</creationdate><topic>CALCULATING</topic><topic>COMPUTING</topic><topic>COUNTING</topic><topic>ELECTRIC DIGITAL DATA PROCESSING</topic><topic>PHYSICS</topic><toplevel>online_resources</toplevel><creatorcontrib>RAK KIE KIM</creatorcontrib><creatorcontrib>YUN JEONG MUN</creatorcontrib><creatorcontrib>HO KYOON LEE</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>RAK KIE KIM</au><au>YUN JEONG MUN</au><au>HO KYOON LEE</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>Computer System Including Main Memory Device Having Heterogeneous Memories and Operating Method thereof</title><date>2024-05-20</date><risdate>2024</risdate><abstract>일 실시예에 의한 컴퓨터 시스템은 프로세서, 제 1 메모리 장치 제 1 메모리 장치와 액세스 레이턴시가 상이한 제 2 메모리 장치, 복수의 캐시 엔트리로 구성되고, 제 1 메모리 장치 또는 제 2 메모리 장치로부터 제공되는 캐싱 데이터를 캐시 엔트리에 저장하는 캐시 메모리 및, 캐싱 데이터를 제공한 출처를 관리하고, 프로세서의 요청 데이터가 캐시 메모리에 존재하지 않음에 따라 요청 데이터를 제 1 메모리 장치 또는 제 2 메모리 장치로부터 리드한 출처별 캐시 미스율과 출처별 캐시 점유율에 기초하여 축출 대상 캐시 엔트리를 결정하도록 구성되는 캐시 컨트롤러를 포함하도록 구성될 수 있다. A computer system may include a processor; a first memory device; a second memory device; a cache memory including a plurality of cache entries and a cache controller. The cache controller is configured to manage a source indicating whether a caching data is provided from the first memory device or the second memory device, and determine a cache entry to be evicted from the cache entries based on a cache miss ratio of request data by the source which the request data is read when the request data of the processor do not exist in the cache memory and a cache occupancy ratio by the source.</abstract><oa>free_for_read</oa></addata></record>
fulltext fulltext_linktorsrc
identifier
ispartof
issn
language eng ; kor
recordid cdi_epo_espacenet_KR20240069323A
source esp@cenet
subjects CALCULATING
COMPUTING
COUNTING
ELECTRIC DIGITAL DATA PROCESSING
PHYSICS
title Computer System Including Main Memory Device Having Heterogeneous Memories and Operating Method thereof
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-01-15T15%3A57%3A06IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=RAK%20KIE%20KIM&rft.date=2024-05-20&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EKR20240069323A%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true