TEGTest Element Group TEG TEG CIRCUIT SEMICONDUCTOR DEVICE AND TEST METHOD OF THE TEG CIRCUIT

TEGTest Element Group TEG TEG CIRCUIT SEMICONDUCTOR DEVICE AND TEST METHOD OF THE TEG CIRCUIT

TEG(Test Elements Group) 회로는, 테스트 트랜지스터, 테스트 전압이 인가되도록 구성된 제1 패드, 상기 제1 패드에 연결되어 있는 제1 입력단, 상기 테스트 트랜지스터의 제1 단에 연결되어 있는 제2 입력단, 및 상기 제2 입력단에 전기적으로 연결되어 있는 출력단을 포함하는 증폭기, 상기 증폭기의 출력단에 연결되어 있는 일단 및 상기 테스트 트랜지스터의 제1 단에 연결되어 있는 타단을 포함하는 가변 저항, 및 상기 테스트 트랜지스터의 게이트에 게이트 전압을 공급하는 게이트 구동회로를 포함할 수 있다. An emb...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: CHOO GYOSOO, LEE CHEONGWON, CHOI JINWOO, LEE SEUNGHOON, PARK YOUNGWOO
Format: Patent
Sprache:eng ; kor
Schlagworte:
MEASURING
MEASURING ELECTRIC VARIABLES
MEASURING MAGNETIC VARIABLES
PHYSICS
TESTING
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page
container_issue
container_start_page
container_title
container_volume
creator CHOO GYOSOO
LEE CHEONGWON
CHOI JINWOO
LEE SEUNGHOON
PARK YOUNGWOO
description TEG(Test Elements Group) 회로는, 테스트 트랜지스터, 테스트 전압이 인가되도록 구성된 제1 패드, 상기 제1 패드에 연결되어 있는 제1 입력단, 상기 테스트 트랜지스터의 제1 단에 연결되어 있는 제2 입력단, 및 상기 제2 입력단에 전기적으로 연결되어 있는 출력단을 포함하는 증폭기, 상기 증폭기의 출력단에 연결되어 있는 일단 및 상기 테스트 트랜지스터의 제1 단에 연결되어 있는 타단을 포함하는 가변 저항, 및 상기 테스트 트랜지스터의 게이트에 게이트 전압을 공급하는 게이트 구동회로를 포함할 수 있다. An embodiment provides a test element group (TEG) circuit, including: a first pad configured for a test voltage to be applied; an amplifier including a first input terminal connected to the first pad, a second input terminal connected to a first terminal of a test transistor, and an output terminal electrically connected to the second input terminal; a variable resistor including one terminal connected to the output terminal of the amplifier and the other terminal connected to the first terminal of the test transistor; and a gate driving circuit that supplies a gate voltage to a gate of the test transistor.
format Patent
fullrecord <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_KR20240052470A</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>KR20240052470A</sourcerecordid><originalsourceid>FETCH-epo_espacenet_KR20240052470A3</originalsourceid><addsrcrecordid>eNrjZIgNcXUPSS0uUXDNSc1NzStRcC_KLy1QAIqCsbNnkHOoZ4hCsKuvp7O_n0uoc4h_kIKLa5ins6uCo58LUFFwiIKva4iHv4uCv5tCiIcrsj4eBta0xJziVF4ozc2g7OYa4uyhm1qQH59aXJCYnJqXWhLvHWRkYGRiYGBqZGJu4GhMnCoAsm40yg</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>TEGTest Element Group TEG TEG CIRCUIT SEMICONDUCTOR DEVICE AND TEST METHOD OF THE TEG CIRCUIT</title><source>esp@cenet</source><creator>CHOO GYOSOO ; LEE CHEONGWON ; CHOI JINWOO ; LEE SEUNGHOON ; PARK YOUNGWOO</creator><creatorcontrib>CHOO GYOSOO ; LEE CHEONGWON ; CHOI JINWOO ; LEE SEUNGHOON ; PARK YOUNGWOO</creatorcontrib><description>TEG(Test Elements Group) 회로는, 테스트 트랜지스터, 테스트 전압이 인가되도록 구성된 제1 패드, 상기 제1 패드에 연결되어 있는 제1 입력단, 상기 테스트 트랜지스터의 제1 단에 연결되어 있는 제2 입력단, 및 상기 제2 입력단에 전기적으로 연결되어 있는 출력단을 포함하는 증폭기, 상기 증폭기의 출력단에 연결되어 있는 일단 및 상기 테스트 트랜지스터의 제1 단에 연결되어 있는 타단을 포함하는 가변 저항, 및 상기 테스트 트랜지스터의 게이트에 게이트 전압을 공급하는 게이트 구동회로를 포함할 수 있다. An embodiment provides a test element group (TEG) circuit, including: a first pad configured for a test voltage to be applied; an amplifier including a first input terminal connected to the first pad, a second input terminal connected to a first terminal of a test transistor, and an output terminal electrically connected to the second input terminal; a variable resistor including one terminal connected to the output terminal of the amplifier and the other terminal connected to the first terminal of the test transistor; and a gate driving circuit that supplies a gate voltage to a gate of the test transistor.</description><language>eng ; kor</language><subject>MEASURING ; MEASURING ELECTRIC VARIABLES ; MEASURING MAGNETIC VARIABLES ; PHYSICS ; TESTING</subject><creationdate>2024</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20240423&amp;DB=EPODOC&amp;CC=KR&amp;NR=20240052470A$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,780,885,25562,76317</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20240423&amp;DB=EPODOC&amp;CC=KR&amp;NR=20240052470A$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>CHOO GYOSOO</creatorcontrib><creatorcontrib>LEE CHEONGWON</creatorcontrib><creatorcontrib>CHOI JINWOO</creatorcontrib><creatorcontrib>LEE SEUNGHOON</creatorcontrib><creatorcontrib>PARK YOUNGWOO</creatorcontrib><title>TEGTest Element Group TEG TEG CIRCUIT SEMICONDUCTOR DEVICE AND TEST METHOD OF THE TEG CIRCUIT</title><description>TEG(Test Elements Group) 회로는, 테스트 트랜지스터, 테스트 전압이 인가되도록 구성된 제1 패드, 상기 제1 패드에 연결되어 있는 제1 입력단, 상기 테스트 트랜지스터의 제1 단에 연결되어 있는 제2 입력단, 및 상기 제2 입력단에 전기적으로 연결되어 있는 출력단을 포함하는 증폭기, 상기 증폭기의 출력단에 연결되어 있는 일단 및 상기 테스트 트랜지스터의 제1 단에 연결되어 있는 타단을 포함하는 가변 저항, 및 상기 테스트 트랜지스터의 게이트에 게이트 전압을 공급하는 게이트 구동회로를 포함할 수 있다. An embodiment provides a test element group (TEG) circuit, including: a first pad configured for a test voltage to be applied; an amplifier including a first input terminal connected to the first pad, a second input terminal connected to a first terminal of a test transistor, and an output terminal electrically connected to the second input terminal; a variable resistor including one terminal connected to the output terminal of the amplifier and the other terminal connected to the first terminal of the test transistor; and a gate driving circuit that supplies a gate voltage to a gate of the test transistor.</description><subject>MEASURING</subject><subject>MEASURING ELECTRIC VARIABLES</subject><subject>MEASURING MAGNETIC VARIABLES</subject><subject>PHYSICS</subject><subject>TESTING</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2024</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZIgNcXUPSS0uUXDNSc1NzStRcC_KLy1QAIqCsbNnkHOoZ4hCsKuvp7O_n0uoc4h_kIKLa5ins6uCo58LUFFwiIKva4iHv4uCv5tCiIcrsj4eBta0xJziVF4ozc2g7OYa4uyhm1qQH59aXJCYnJqXWhLvHWRkYGRiYGBqZGJu4GhMnCoAsm40yg</recordid><startdate>20240423</startdate><enddate>20240423</enddate><creator>CHOO GYOSOO</creator><creator>LEE CHEONGWON</creator><creator>CHOI JINWOO</creator><creator>LEE SEUNGHOON</creator><creator>PARK YOUNGWOO</creator><scope>EVB</scope></search><sort><creationdate>20240423</creationdate><title>TEGTest Element Group TEG TEG CIRCUIT SEMICONDUCTOR DEVICE AND TEST METHOD OF THE TEG CIRCUIT</title><author>CHOO GYOSOO ; LEE CHEONGWON ; CHOI JINWOO ; LEE SEUNGHOON ; PARK YOUNGWOO</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_KR20240052470A3</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; kor</language><creationdate>2024</creationdate><topic>MEASURING</topic><topic>MEASURING ELECTRIC VARIABLES</topic><topic>MEASURING MAGNETIC VARIABLES</topic><topic>PHYSICS</topic><topic>TESTING</topic><toplevel>online_resources</toplevel><creatorcontrib>CHOO GYOSOO</creatorcontrib><creatorcontrib>LEE CHEONGWON</creatorcontrib><creatorcontrib>CHOI JINWOO</creatorcontrib><creatorcontrib>LEE SEUNGHOON</creatorcontrib><creatorcontrib>PARK YOUNGWOO</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>CHOO GYOSOO</au><au>LEE CHEONGWON</au><au>CHOI JINWOO</au><au>LEE SEUNGHOON</au><au>PARK YOUNGWOO</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>TEGTest Element Group TEG TEG CIRCUIT SEMICONDUCTOR DEVICE AND TEST METHOD OF THE TEG CIRCUIT</title><date>2024-04-23</date><risdate>2024</risdate><abstract>TEG(Test Elements Group) 회로는, 테스트 트랜지스터, 테스트 전압이 인가되도록 구성된 제1 패드, 상기 제1 패드에 연결되어 있는 제1 입력단, 상기 테스트 트랜지스터의 제1 단에 연결되어 있는 제2 입력단, 및 상기 제2 입력단에 전기적으로 연결되어 있는 출력단을 포함하는 증폭기, 상기 증폭기의 출력단에 연결되어 있는 일단 및 상기 테스트 트랜지스터의 제1 단에 연결되어 있는 타단을 포함하는 가변 저항, 및 상기 테스트 트랜지스터의 게이트에 게이트 전압을 공급하는 게이트 구동회로를 포함할 수 있다. An embodiment provides a test element group (TEG) circuit, including: a first pad configured for a test voltage to be applied; an amplifier including a first input terminal connected to the first pad, a second input terminal connected to a first terminal of a test transistor, and an output terminal electrically connected to the second input terminal; a variable resistor including one terminal connected to the output terminal of the amplifier and the other terminal connected to the first terminal of the test transistor; and a gate driving circuit that supplies a gate voltage to a gate of the test transistor.</abstract><oa>free_for_read</oa></addata></record>
fulltext fulltext_linktorsrc
identifier
ispartof
issn
language eng ; kor
recordid cdi_epo_espacenet_KR20240052470A
source esp@cenet
subjects MEASURING
MEASURING ELECTRIC VARIABLES
MEASURING MAGNETIC VARIABLES
PHYSICS
TESTING
title TEGTest Element Group TEG TEG CIRCUIT SEMICONDUCTOR DEVICE AND TEST METHOD OF THE TEG CIRCUIT
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-01-09T16%3A20%3A09IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=CHOO%20GYOSOO&rft.date=2024-04-23&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EKR20240052470A%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true