Method of manufacturing integrated circuit device

In order to manufacture an integrated circuit device, a mold structure, which has a mold layer and a support layer sequentially stacked on a substrate, is formed. A vertical hole vertically penetrating the mold structure and a bowing space extending outward from the vertical hole in a horizontal direction in a first vertical level area including a part of the mold layer are formed by dry-etching the mold structure. The support layer has a first surface state in the vertical hole. The mold layer exposes a resultant product formed in the vertical hole and the bowing space to a preprocessing atmosphere to make the resultant product have a second surface state different from the first surface state. A bowing complementary pattern filling the bowing space is formed by a selective deposition process using the difference between the first surface state and the second surface state. A lower electrode is formed in a space limited by the mold layer, the support layer, and the bowing complementary pattern in the vertical hole. There is no need to employ, to the mold structure, layers with a complicated structure that is specially designed to prevent bowing during a manufacturing process of integrated circuit devices. Accordingly, the manufacturing process of the integrated circuit devices can be simplified. 집적회로 소자를 제조하기 위하여, 기판 상에 차례로 적층된 몰드막 및 지지막을 포함하는 몰드 구조물을 형성한다. 상기 몰드 구조물을 건식 식각하여 상기 몰드 구조물을 수직 방향으로 관통하는 수직 홀과, 상기 몰드막의 일부를 포함하는 제1 수직 레벨 영역에서 상기 수직 홀로부터 수평 방향 외측으로 확장되는 보잉 공간을 형성한다. 상기 수직 홀 내에서 상기 지지막은 제1 표면 상태를 가지고, 상기 몰드막은 상기 제1 표면 상태와 다른 제2 표면 상태를 가지도록 상기 수직 홀 및 상기 보잉 공간이 형성된 결과물을 전처리 분위기에 노출시킨다. 상기 제1 표면 상태와 상기 제2 표면 상태와의 차이를 이용하는 선택적 증착 공정을 이용하여 상기 보잉 공간을 채우는 보잉 보완 패턴을 형성한다. 상기 수직 홀 내에서 상기 몰드막, 상기 지지막, 및 상기 보잉 보완 패턴에 의해 한정되는 공간에 하부 전극을 형성한다.