FORKSHEET TRANSISTOR DEVICE WITH AIR GAP SPINE
The present invention provides a technology for forming a Forksheet transistor device having an air gap spine. An air gap does not have gas, or the air gap has gas. According to an embodiment of the present invention, the Forksheet transistor device includes: a first semiconductor body having an end...
Gespeichert in:
| Hauptverfasser: | , , , , |
|---|---|
| Format: | Patent |
| Sprache: | eng ; kor |
| Schlagworte: | |
| Online-Zugang: | Volltext bestellen |
| Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
| container_end_page | |
|---|---|
| container_issue | |
| container_start_page | |
| container_title | |
| container_volume | |
| creator | RADOSAVLJEVIC MARKO KAVALIEROS JACK T NEUMANN CHRISTOPHER M SUNG SEUNG HOON AGRAWAL ASHISH |
| description | The present invention provides a technology for forming a Forksheet transistor device having an air gap spine. An air gap does not have gas, or the air gap has gas. According to an embodiment of the present invention, the Forksheet transistor device includes: a first semiconductor body having an end surface defining a part of a first side of a void (air gap) and extended in a lateral direction from the first side of the void (air gap); and a second semiconductor body having the end surface defining a part of a second side of the void and extended in the lateral direction from the second side of the void. The first gate structure is on the first semiconductor body, and the second gate structure is on the second semiconductor body. In a partial case, a spacer structure exists between gate structures corresponding to a drain area or a source area. The spacer structure includes one or more parts of the void. The void can be generated as a rear process and a post device are formed.
본 명세서에 에어갭 스파인을 갖는 포크시트 트랜지스터 디바이스를 형성하는 기술이 제공된다. 에어갭에는 가스가 없거나 또는 그렇지 않을 수 있다. 일 예에서, 디바이스는, 보이드(에어갭)의 제 1 측면으로부터 측방향으로 연장되고 보이드의 제 1 측면의 일부를 정의하는 단부면을 갖는 제 1 반도체 바디, 및 보이드의 제 2 측면으로부터 측방향으로 연장되고 보이드의 제 2 측면의 일부를 정의하는 단부면을 갖는 제 2 반도체 바디를 포함한다. 제 1 게이트 구조는 제 1 반도체 바디 상에 있고, 제 2 게이트 구조는 제 2 반도체 바디 상에 있다. 일부의 경우에, 스페이서 구조는 소스 영역 또는 드레인 영역과 대응하는 게이트 구조 사이에 있고, 스페이서 구조는 보이드의 하나 이상의 부분을 포함한다. 보이드는 후면 프로세스, 사후 디바이스 형성으로 생성될 수 있다. |
| format | Patent |
| fullrecord | <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_KR20230075346A</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>KR20230075346A</sourcerecordid><originalsourceid>FETCH-epo_espacenet_KR20230075346A3</originalsourceid><addsrcrecordid>eNrjZNBz8w_yDvZwdQ1RCAly9Av2DA7xD1JwcQ3zdHZVCPcM8VBw9AxScHcMUAgO8PRz5WFgTUvMKU7lhdLcDMpuriHOHrqpBfnxqcUFicmpeakl8d5BRgZGxgYG5qbGJmaOxsSpAgB9YSaU</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>FORKSHEET TRANSISTOR DEVICE WITH AIR GAP SPINE</title><source>esp@cenet</source><creator>RADOSAVLJEVIC MARKO ; KAVALIEROS JACK T ; NEUMANN CHRISTOPHER M ; SUNG SEUNG HOON ; AGRAWAL ASHISH</creator><creatorcontrib>RADOSAVLJEVIC MARKO ; KAVALIEROS JACK T ; NEUMANN CHRISTOPHER M ; SUNG SEUNG HOON ; AGRAWAL ASHISH</creatorcontrib><description>The present invention provides a technology for forming a Forksheet transistor device having an air gap spine. An air gap does not have gas, or the air gap has gas. According to an embodiment of the present invention, the Forksheet transistor device includes: a first semiconductor body having an end surface defining a part of a first side of a void (air gap) and extended in a lateral direction from the first side of the void (air gap); and a second semiconductor body having the end surface defining a part of a second side of the void and extended in the lateral direction from the second side of the void. The first gate structure is on the first semiconductor body, and the second gate structure is on the second semiconductor body. In a partial case, a spacer structure exists between gate structures corresponding to a drain area or a source area. The spacer structure includes one or more parts of the void. The void can be generated as a rear process and a post device are formed.
본 명세서에 에어갭 스파인을 갖는 포크시트 트랜지스터 디바이스를 형성하는 기술이 제공된다. 에어갭에는 가스가 없거나 또는 그렇지 않을 수 있다. 일 예에서, 디바이스는, 보이드(에어갭)의 제 1 측면으로부터 측방향으로 연장되고 보이드의 제 1 측면의 일부를 정의하는 단부면을 갖는 제 1 반도체 바디, 및 보이드의 제 2 측면으로부터 측방향으로 연장되고 보이드의 제 2 측면의 일부를 정의하는 단부면을 갖는 제 2 반도체 바디를 포함한다. 제 1 게이트 구조는 제 1 반도체 바디 상에 있고, 제 2 게이트 구조는 제 2 반도체 바디 상에 있다. 일부의 경우에, 스페이서 구조는 소스 영역 또는 드레인 영역과 대응하는 게이트 구조 사이에 있고, 스페이서 구조는 보이드의 하나 이상의 부분을 포함한다. 보이드는 후면 프로세스, 사후 디바이스 형성으로 생성될 수 있다.</description><language>eng ; kor</language><subject>BASIC ELECTRIC ELEMENTS ; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ; ELECTRICITY ; SEMICONDUCTOR DEVICES</subject><creationdate>2023</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20230531&DB=EPODOC&CC=KR&NR=20230075346A$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,309,781,886,25568,76551</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20230531&DB=EPODOC&CC=KR&NR=20230075346A$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>RADOSAVLJEVIC MARKO</creatorcontrib><creatorcontrib>KAVALIEROS JACK T</creatorcontrib><creatorcontrib>NEUMANN CHRISTOPHER M</creatorcontrib><creatorcontrib>SUNG SEUNG HOON</creatorcontrib><creatorcontrib>AGRAWAL ASHISH</creatorcontrib><title>FORKSHEET TRANSISTOR DEVICE WITH AIR GAP SPINE</title><description>The present invention provides a technology for forming a Forksheet transistor device having an air gap spine. An air gap does not have gas, or the air gap has gas. According to an embodiment of the present invention, the Forksheet transistor device includes: a first semiconductor body having an end surface defining a part of a first side of a void (air gap) and extended in a lateral direction from the first side of the void (air gap); and a second semiconductor body having the end surface defining a part of a second side of the void and extended in the lateral direction from the second side of the void. The first gate structure is on the first semiconductor body, and the second gate structure is on the second semiconductor body. In a partial case, a spacer structure exists between gate structures corresponding to a drain area or a source area. The spacer structure includes one or more parts of the void. The void can be generated as a rear process and a post device are formed.
본 명세서에 에어갭 스파인을 갖는 포크시트 트랜지스터 디바이스를 형성하는 기술이 제공된다. 에어갭에는 가스가 없거나 또는 그렇지 않을 수 있다. 일 예에서, 디바이스는, 보이드(에어갭)의 제 1 측면으로부터 측방향으로 연장되고 보이드의 제 1 측면의 일부를 정의하는 단부면을 갖는 제 1 반도체 바디, 및 보이드의 제 2 측면으로부터 측방향으로 연장되고 보이드의 제 2 측면의 일부를 정의하는 단부면을 갖는 제 2 반도체 바디를 포함한다. 제 1 게이트 구조는 제 1 반도체 바디 상에 있고, 제 2 게이트 구조는 제 2 반도체 바디 상에 있다. 일부의 경우에, 스페이서 구조는 소스 영역 또는 드레인 영역과 대응하는 게이트 구조 사이에 있고, 스페이서 구조는 보이드의 하나 이상의 부분을 포함한다. 보이드는 후면 프로세스, 사후 디바이스 형성으로 생성될 수 있다.</description><subject>BASIC ELECTRIC ELEMENTS</subject><subject>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</subject><subject>ELECTRICITY</subject><subject>SEMICONDUCTOR DEVICES</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2023</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZNBz8w_yDvZwdQ1RCAly9Av2DA7xD1JwcQ3zdHZVCPcM8VBw9AxScHcMUAgO8PRz5WFgTUvMKU7lhdLcDMpuriHOHrqpBfnxqcUFicmpeakl8d5BRgZGxgYG5qbGJmaOxsSpAgB9YSaU</recordid><startdate>20230531</startdate><enddate>20230531</enddate><creator>RADOSAVLJEVIC MARKO</creator><creator>KAVALIEROS JACK T</creator><creator>NEUMANN CHRISTOPHER M</creator><creator>SUNG SEUNG HOON</creator><creator>AGRAWAL ASHISH</creator><scope>EVB</scope></search><sort><creationdate>20230531</creationdate><title>FORKSHEET TRANSISTOR DEVICE WITH AIR GAP SPINE</title><author>RADOSAVLJEVIC MARKO ; KAVALIEROS JACK T ; NEUMANN CHRISTOPHER M ; SUNG SEUNG HOON ; AGRAWAL ASHISH</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_KR20230075346A3</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; kor</language><creationdate>2023</creationdate><topic>BASIC ELECTRIC ELEMENTS</topic><topic>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</topic><topic>ELECTRICITY</topic><topic>SEMICONDUCTOR DEVICES</topic><toplevel>online_resources</toplevel><creatorcontrib>RADOSAVLJEVIC MARKO</creatorcontrib><creatorcontrib>KAVALIEROS JACK T</creatorcontrib><creatorcontrib>NEUMANN CHRISTOPHER M</creatorcontrib><creatorcontrib>SUNG SEUNG HOON</creatorcontrib><creatorcontrib>AGRAWAL ASHISH</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>RADOSAVLJEVIC MARKO</au><au>KAVALIEROS JACK T</au><au>NEUMANN CHRISTOPHER M</au><au>SUNG SEUNG HOON</au><au>AGRAWAL ASHISH</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>FORKSHEET TRANSISTOR DEVICE WITH AIR GAP SPINE</title><date>2023-05-31</date><risdate>2023</risdate><abstract>The present invention provides a technology for forming a Forksheet transistor device having an air gap spine. An air gap does not have gas, or the air gap has gas. According to an embodiment of the present invention, the Forksheet transistor device includes: a first semiconductor body having an end surface defining a part of a first side of a void (air gap) and extended in a lateral direction from the first side of the void (air gap); and a second semiconductor body having the end surface defining a part of a second side of the void and extended in the lateral direction from the second side of the void. The first gate structure is on the first semiconductor body, and the second gate structure is on the second semiconductor body. In a partial case, a spacer structure exists between gate structures corresponding to a drain area or a source area. The spacer structure includes one or more parts of the void. The void can be generated as a rear process and a post device are formed.
본 명세서에 에어갭 스파인을 갖는 포크시트 트랜지스터 디바이스를 형성하는 기술이 제공된다. 에어갭에는 가스가 없거나 또는 그렇지 않을 수 있다. 일 예에서, 디바이스는, 보이드(에어갭)의 제 1 측면으로부터 측방향으로 연장되고 보이드의 제 1 측면의 일부를 정의하는 단부면을 갖는 제 1 반도체 바디, 및 보이드의 제 2 측면으로부터 측방향으로 연장되고 보이드의 제 2 측면의 일부를 정의하는 단부면을 갖는 제 2 반도체 바디를 포함한다. 제 1 게이트 구조는 제 1 반도체 바디 상에 있고, 제 2 게이트 구조는 제 2 반도체 바디 상에 있다. 일부의 경우에, 스페이서 구조는 소스 영역 또는 드레인 영역과 대응하는 게이트 구조 사이에 있고, 스페이서 구조는 보이드의 하나 이상의 부분을 포함한다. 보이드는 후면 프로세스, 사후 디바이스 형성으로 생성될 수 있다.</abstract><oa>free_for_read</oa></addata></record> |
| fulltext | fulltext_linktorsrc |
| identifier | |
| ispartof | |
| issn | |
| language | eng ; kor |
| recordid | cdi_epo_espacenet_KR20230075346A |
| source | esp@cenet |
| subjects | BASIC ELECTRIC ELEMENTS ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ELECTRICITY SEMICONDUCTOR DEVICES |
| title | FORKSHEET TRANSISTOR DEVICE WITH AIR GAP SPINE |
| url | https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2024-12-17T00%3A44%3A52IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=RADOSAVLJEVIC%20MARKO&rft.date=2023-05-31&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EKR20230075346A%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true |