semiconductor device including write transistor and read transistor
A semiconductor device according to an embodiment includes a write transistor and a read transistor that are electrically connected to each other. The write transistor includes: a write bit line disposed on the upper part of a substrate; a write channel structure extending on the write bit line in a...
Gespeichert in:
1. Verfasser: | |
---|---|
Format: | Patent |
Sprache: | eng ; kor |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
container_end_page | |
---|---|
container_issue | |
container_start_page | |
container_title | |
container_volume | |
creator | IM MI R |
description | A semiconductor device according to an embodiment includes a write transistor and a read transistor that are electrically connected to each other. The write transistor includes: a write bit line disposed on the upper part of a substrate; a write channel structure extending on the write bit line in a direction substantially perpendicular to the surface of the substrate; a write gate dielectric layer disposed on one side of the write channel structure; and a write word line disposed on the write gate dielectric layer. The read transistor includes: a read gate electrode layer disposed on the write channel structure; a read gate dielectric layer disposed on the read gate electrode layer; a read channel layer disposed on the read gate dielectric layer; and a read word line and a read bit line disposed on opposite both ends of the read channel layer. Accordingly, a semiconductor device with an increased density of a memory cell can be provided.
일 실시 예에 따르는 반도체 장치는 서로 전기적으로 연결되는 기록 트랜지스터 및 판독 트랜지스터를 포함한다. 상기 기록 트랜지스터는 상기 기판의 상부에 배치되는 기록 비트 라인, 상기 기록 비트 라인 상에서 상기 기판의 표면에 실질적으로 수직인 방향으로 연장되는 기록 채널 구조물, 상기 기록 채널 구조물의 일 측면 상에 배치되는 기록 게이트 유전층, 및 상기 기록 게이트 유전층 상에 배치되는 기록 워드 라인을 포함한다. 상기 판독 트랜지스터는 상기 기록 채널 구조물 상에 배치되는 판독 게이트 전극층, 상기 판독 게이트 전극층 상에 배치되는 판독 게이트 유전층, 상기 판독 게이트 유전층 상에 배치되는 판독 채널층, 및 상기 판독 채널층의 서로 반대쪽 양단에 배치되는 판독 워드 라인 및 판독 비트 라인을 포함한다. |
format | Patent |
fullrecord | <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_KR20230055290A</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>KR20230055290A</sourcerecordid><originalsourceid>FETCH-epo_espacenet_KR20230055290A3</originalsourceid><addsrcrecordid>eNrjZHAuTs3NTM7PSylNLskvUkhJLctMTlXIzEvOKU3JzEtXKC_KLElVKClKzCvOLAapSMxLUShKTUxBEuNhYE1LzClO5YXS3AzKbq4hzh66qQX58anFBYnJqXmpJfHeQUYGRsYGBqamRpYGjsbEqQIAvq40Ng</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>semiconductor device including write transistor and read transistor</title><source>esp@cenet</source><creator>IM MI R</creator><creatorcontrib>IM MI R</creatorcontrib><description>A semiconductor device according to an embodiment includes a write transistor and a read transistor that are electrically connected to each other. The write transistor includes: a write bit line disposed on the upper part of a substrate; a write channel structure extending on the write bit line in a direction substantially perpendicular to the surface of the substrate; a write gate dielectric layer disposed on one side of the write channel structure; and a write word line disposed on the write gate dielectric layer. The read transistor includes: a read gate electrode layer disposed on the write channel structure; a read gate dielectric layer disposed on the read gate electrode layer; a read channel layer disposed on the read gate dielectric layer; and a read word line and a read bit line disposed on opposite both ends of the read channel layer. Accordingly, a semiconductor device with an increased density of a memory cell can be provided.
일 실시 예에 따르는 반도체 장치는 서로 전기적으로 연결되는 기록 트랜지스터 및 판독 트랜지스터를 포함한다. 상기 기록 트랜지스터는 상기 기판의 상부에 배치되는 기록 비트 라인, 상기 기록 비트 라인 상에서 상기 기판의 표면에 실질적으로 수직인 방향으로 연장되는 기록 채널 구조물, 상기 기록 채널 구조물의 일 측면 상에 배치되는 기록 게이트 유전층, 및 상기 기록 게이트 유전층 상에 배치되는 기록 워드 라인을 포함한다. 상기 판독 트랜지스터는 상기 기록 채널 구조물 상에 배치되는 판독 게이트 전극층, 상기 판독 게이트 전극층 상에 배치되는 판독 게이트 유전층, 상기 판독 게이트 유전층 상에 배치되는 판독 채널층, 및 상기 판독 채널층의 서로 반대쪽 양단에 배치되는 판독 워드 라인 및 판독 비트 라인을 포함한다.</description><language>eng ; kor</language><subject>ELECTRICITY ; INFORMATION STORAGE ; PHYSICS ; STATIC STORES</subject><creationdate>2023</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20230425&DB=EPODOC&CC=KR&NR=20230055290A$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,780,885,25564,76547</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20230425&DB=EPODOC&CC=KR&NR=20230055290A$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>IM MI R</creatorcontrib><title>semiconductor device including write transistor and read transistor</title><description>A semiconductor device according to an embodiment includes a write transistor and a read transistor that are electrically connected to each other. The write transistor includes: a write bit line disposed on the upper part of a substrate; a write channel structure extending on the write bit line in a direction substantially perpendicular to the surface of the substrate; a write gate dielectric layer disposed on one side of the write channel structure; and a write word line disposed on the write gate dielectric layer. The read transistor includes: a read gate electrode layer disposed on the write channel structure; a read gate dielectric layer disposed on the read gate electrode layer; a read channel layer disposed on the read gate dielectric layer; and a read word line and a read bit line disposed on opposite both ends of the read channel layer. Accordingly, a semiconductor device with an increased density of a memory cell can be provided.
일 실시 예에 따르는 반도체 장치는 서로 전기적으로 연결되는 기록 트랜지스터 및 판독 트랜지스터를 포함한다. 상기 기록 트랜지스터는 상기 기판의 상부에 배치되는 기록 비트 라인, 상기 기록 비트 라인 상에서 상기 기판의 표면에 실질적으로 수직인 방향으로 연장되는 기록 채널 구조물, 상기 기록 채널 구조물의 일 측면 상에 배치되는 기록 게이트 유전층, 및 상기 기록 게이트 유전층 상에 배치되는 기록 워드 라인을 포함한다. 상기 판독 트랜지스터는 상기 기록 채널 구조물 상에 배치되는 판독 게이트 전극층, 상기 판독 게이트 전극층 상에 배치되는 판독 게이트 유전층, 상기 판독 게이트 유전층 상에 배치되는 판독 채널층, 및 상기 판독 채널층의 서로 반대쪽 양단에 배치되는 판독 워드 라인 및 판독 비트 라인을 포함한다.</description><subject>ELECTRICITY</subject><subject>INFORMATION STORAGE</subject><subject>PHYSICS</subject><subject>STATIC STORES</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2023</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZHAuTs3NTM7PSylNLskvUkhJLctMTlXIzEvOKU3JzEtXKC_KLElVKClKzCvOLAapSMxLUShKTUxBEuNhYE1LzClO5YXS3AzKbq4hzh66qQX58anFBYnJqXmpJfHeQUYGRsYGBqamRpYGjsbEqQIAvq40Ng</recordid><startdate>20230425</startdate><enddate>20230425</enddate><creator>IM MI R</creator><scope>EVB</scope></search><sort><creationdate>20230425</creationdate><title>semiconductor device including write transistor and read transistor</title><author>IM MI R</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_KR20230055290A3</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; kor</language><creationdate>2023</creationdate><topic>ELECTRICITY</topic><topic>INFORMATION STORAGE</topic><topic>PHYSICS</topic><topic>STATIC STORES</topic><toplevel>online_resources</toplevel><creatorcontrib>IM MI R</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>IM MI R</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>semiconductor device including write transistor and read transistor</title><date>2023-04-25</date><risdate>2023</risdate><abstract>A semiconductor device according to an embodiment includes a write transistor and a read transistor that are electrically connected to each other. The write transistor includes: a write bit line disposed on the upper part of a substrate; a write channel structure extending on the write bit line in a direction substantially perpendicular to the surface of the substrate; a write gate dielectric layer disposed on one side of the write channel structure; and a write word line disposed on the write gate dielectric layer. The read transistor includes: a read gate electrode layer disposed on the write channel structure; a read gate dielectric layer disposed on the read gate electrode layer; a read channel layer disposed on the read gate dielectric layer; and a read word line and a read bit line disposed on opposite both ends of the read channel layer. Accordingly, a semiconductor device with an increased density of a memory cell can be provided.
일 실시 예에 따르는 반도체 장치는 서로 전기적으로 연결되는 기록 트랜지스터 및 판독 트랜지스터를 포함한다. 상기 기록 트랜지스터는 상기 기판의 상부에 배치되는 기록 비트 라인, 상기 기록 비트 라인 상에서 상기 기판의 표면에 실질적으로 수직인 방향으로 연장되는 기록 채널 구조물, 상기 기록 채널 구조물의 일 측면 상에 배치되는 기록 게이트 유전층, 및 상기 기록 게이트 유전층 상에 배치되는 기록 워드 라인을 포함한다. 상기 판독 트랜지스터는 상기 기록 채널 구조물 상에 배치되는 판독 게이트 전극층, 상기 판독 게이트 전극층 상에 배치되는 판독 게이트 유전층, 상기 판독 게이트 유전층 상에 배치되는 판독 채널층, 및 상기 판독 채널층의 서로 반대쪽 양단에 배치되는 판독 워드 라인 및 판독 비트 라인을 포함한다.</abstract><oa>free_for_read</oa></addata></record> |
fulltext | fulltext_linktorsrc |
identifier | |
ispartof | |
issn | |
language | eng ; kor |
recordid | cdi_epo_espacenet_KR20230055290A |
source | esp@cenet |
subjects | ELECTRICITY INFORMATION STORAGE PHYSICS STATIC STORES |
title | semiconductor device including write transistor and read transistor |
url | https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-01-03T20%3A15%3A55IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=IM%20MI%20R&rft.date=2023-04-25&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EKR20230055290A%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true |