INTEGRATED CIRCUIT IN WHICH CELLS ARE PLACED AND METHOD OF PLACING CELLS OF INTEGRATED CIRCUIT

An integrated circuit including a plurality of cells arranged according to a plurality of rows according to an exemplary embodiment of the present disclosure, which comprises: a plurality of first type cells and a plurality of second type cells each extending in a first direction and including a first type active area and a second type active area adjacent to each other in a second direction perpendicular to the first direction. The first transistor formed in the first type active area and the second transistor formed in the second type active area have different threshold voltages, and at least one of the first type active area and the second type active area is disposed adjacent to the active area where a third transistor is formed having a threshold voltage equal to the threshold voltage of the transistor formed in at least one active area in the second direction. Accordingly, integrated circuit processing may be facilitated. 본 개시의 예시적 실시예에 따른 복수의 행들에 따라 정렬된 복수의 셀들을 포함하는 집적 회로는, 복수의 제1 타입 셀들 및 제1 방향으로 각각 연장되고, 제1 방향과 수직한 제2 방향으로 상호 인접하는 제1 타입 활성 영역 및 제2 타입 활성 영역을 포함하는 복수의 제2 타입 셀들을 포함하고, 제1 타입 활성 영역에 형성되는 제1 트랜지스터 및 제2 타입 활성 영역에 형성되는 제2 트랜지스터는, 서로 다른 문턱 전압(threshold voltage)을 갖고, 제1 타입 활성 영역 및 제2 타입 활성 영역 중 적어도 하나의 활성 영역은, 적어도 하나의 활성 영역에 형성되는 트랜지스터의 문턱 전압과 동일한 문턱 전압을 갖는 제3 트랜지스터가 형성되는 활성 영역과 제2 방향으로 인접하여 배치된 것을 특징으로 할 수 있다.