WIRING STRUCTURE AND METHOD OF MANUFACTURING THE SAME

A forming method of a wiring structure comprises: forming a first interlayer insulating film accommodating a conductive pattern containing metal on a substrate; forming a capping film including a second metal different from a first metal on an upper surface of the conductive pattern through a first...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: KIM TAE SUN, PARK JONG HYEOK, LEE WAN, CHUNG DAE HYUK
Format: Patent
Sprache:eng ; kor
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page
container_issue
container_start_page
container_title
container_volume
creator KIM TAE SUN
PARK JONG HYEOK
LEE WAN
CHUNG DAE HYUK
description A forming method of a wiring structure comprises: forming a first interlayer insulating film accommodating a conductive pattern containing metal on a substrate; forming a capping film including a second metal different from a first metal on an upper surface of the conductive pattern through a first selective growth process; forming a second interlayer insulating layer on the first interlayer insulating layer, wherein the second interlayer insulating layer includes an opening exposing an upper surface of the capping film; performing a cleaning process on the exposed upper surface of the capping film and sidewalls of the opening; and forming a wire including the first metal on the upper surface of the capping film in the opening through a second selective growth process. 배선 구조물의 형성 방법은, 기판 상에 금속을 포함하는 도전 패턴을 수용하는 제1 층간 절연막을 형성하고, 제1 선택적 성장 공정을 통해 상기 도전 패턴의 상면에 상기 제1 금속과 다른 제2 금속을 포함하는 캐핑막을 형성하고, 상기 캐핑막의 상면을 노출시키는 개구를 포함하는 제2 층간 절연막을 상기 제1 층간 절연막 상에 형성하고, 상기 노출된 캐핑막의 상면 및 상기 개구의 측벽에 대해 세정 공정을 수행하고, 그리고 제2 선택적 성장 공정을 통해 상기 개구 내의 상기 캐핑막의 상면에 상기 제1 금속을 포함하는 배선을 형성하는 것을 포함할 수 있다.
format Patent
fullrecord <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_KR20220135343A</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>KR20220135343A</sourcerecordid><originalsourceid>FETCH-epo_espacenet_KR20220135343A3</originalsourceid><addsrcrecordid>eNrjZDAN9wzy9HNXCA4JCnUOCQ1yVXD0c1HwdQ3x8HdR8HdT8HX0C3VzBMmAVIV4uCoEO_q68jCwpiXmFKfyQmluBmU31xBnD93Ugvz41OKCxOTUvNSSeO8gIwMjIwNDY1NjE2NHY-JUAQCNHChv</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>WIRING STRUCTURE AND METHOD OF MANUFACTURING THE SAME</title><source>esp@cenet</source><creator>KIM TAE SUN ; PARK JONG HYEOK ; LEE WAN ; CHUNG DAE HYUK</creator><creatorcontrib>KIM TAE SUN ; PARK JONG HYEOK ; LEE WAN ; CHUNG DAE HYUK</creatorcontrib><description>A forming method of a wiring structure comprises: forming a first interlayer insulating film accommodating a conductive pattern containing metal on a substrate; forming a capping film including a second metal different from a first metal on an upper surface of the conductive pattern through a first selective growth process; forming a second interlayer insulating layer on the first interlayer insulating layer, wherein the second interlayer insulating layer includes an opening exposing an upper surface of the capping film; performing a cleaning process on the exposed upper surface of the capping film and sidewalls of the opening; and forming a wire including the first metal on the upper surface of the capping film in the opening through a second selective growth process. 배선 구조물의 형성 방법은, 기판 상에 금속을 포함하는 도전 패턴을 수용하는 제1 층간 절연막을 형성하고, 제1 선택적 성장 공정을 통해 상기 도전 패턴의 상면에 상기 제1 금속과 다른 제2 금속을 포함하는 캐핑막을 형성하고, 상기 캐핑막의 상면을 노출시키는 개구를 포함하는 제2 층간 절연막을 상기 제1 층간 절연막 상에 형성하고, 상기 노출된 캐핑막의 상면 및 상기 개구의 측벽에 대해 세정 공정을 수행하고, 그리고 제2 선택적 성장 공정을 통해 상기 개구 내의 상기 캐핑막의 상면에 상기 제1 금속을 포함하는 배선을 형성하는 것을 포함할 수 있다.</description><language>eng ; kor</language><subject>BASIC ELECTRIC ELEMENTS ; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ; ELECTRICITY ; SEMICONDUCTOR DEVICES</subject><creationdate>2022</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20221007&amp;DB=EPODOC&amp;CC=KR&amp;NR=20220135343A$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,780,885,25564,76547</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20221007&amp;DB=EPODOC&amp;CC=KR&amp;NR=20220135343A$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>KIM TAE SUN</creatorcontrib><creatorcontrib>PARK JONG HYEOK</creatorcontrib><creatorcontrib>LEE WAN</creatorcontrib><creatorcontrib>CHUNG DAE HYUK</creatorcontrib><title>WIRING STRUCTURE AND METHOD OF MANUFACTURING THE SAME</title><description>A forming method of a wiring structure comprises: forming a first interlayer insulating film accommodating a conductive pattern containing metal on a substrate; forming a capping film including a second metal different from a first metal on an upper surface of the conductive pattern through a first selective growth process; forming a second interlayer insulating layer on the first interlayer insulating layer, wherein the second interlayer insulating layer includes an opening exposing an upper surface of the capping film; performing a cleaning process on the exposed upper surface of the capping film and sidewalls of the opening; and forming a wire including the first metal on the upper surface of the capping film in the opening through a second selective growth process. 배선 구조물의 형성 방법은, 기판 상에 금속을 포함하는 도전 패턴을 수용하는 제1 층간 절연막을 형성하고, 제1 선택적 성장 공정을 통해 상기 도전 패턴의 상면에 상기 제1 금속과 다른 제2 금속을 포함하는 캐핑막을 형성하고, 상기 캐핑막의 상면을 노출시키는 개구를 포함하는 제2 층간 절연막을 상기 제1 층간 절연막 상에 형성하고, 상기 노출된 캐핑막의 상면 및 상기 개구의 측벽에 대해 세정 공정을 수행하고, 그리고 제2 선택적 성장 공정을 통해 상기 개구 내의 상기 캐핑막의 상면에 상기 제1 금속을 포함하는 배선을 형성하는 것을 포함할 수 있다.</description><subject>BASIC ELECTRIC ELEMENTS</subject><subject>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</subject><subject>ELECTRICITY</subject><subject>SEMICONDUCTOR DEVICES</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2022</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZDAN9wzy9HNXCA4JCnUOCQ1yVXD0c1HwdQ3x8HdR8HdT8HX0C3VzBMmAVIV4uCoEO_q68jCwpiXmFKfyQmluBmU31xBnD93Ugvz41OKCxOTUvNSSeO8gIwMjIwNDY1NjE2NHY-JUAQCNHChv</recordid><startdate>20221007</startdate><enddate>20221007</enddate><creator>KIM TAE SUN</creator><creator>PARK JONG HYEOK</creator><creator>LEE WAN</creator><creator>CHUNG DAE HYUK</creator><scope>EVB</scope></search><sort><creationdate>20221007</creationdate><title>WIRING STRUCTURE AND METHOD OF MANUFACTURING THE SAME</title><author>KIM TAE SUN ; PARK JONG HYEOK ; LEE WAN ; CHUNG DAE HYUK</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_KR20220135343A3</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; kor</language><creationdate>2022</creationdate><topic>BASIC ELECTRIC ELEMENTS</topic><topic>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</topic><topic>ELECTRICITY</topic><topic>SEMICONDUCTOR DEVICES</topic><toplevel>online_resources</toplevel><creatorcontrib>KIM TAE SUN</creatorcontrib><creatorcontrib>PARK JONG HYEOK</creatorcontrib><creatorcontrib>LEE WAN</creatorcontrib><creatorcontrib>CHUNG DAE HYUK</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>KIM TAE SUN</au><au>PARK JONG HYEOK</au><au>LEE WAN</au><au>CHUNG DAE HYUK</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>WIRING STRUCTURE AND METHOD OF MANUFACTURING THE SAME</title><date>2022-10-07</date><risdate>2022</risdate><abstract>A forming method of a wiring structure comprises: forming a first interlayer insulating film accommodating a conductive pattern containing metal on a substrate; forming a capping film including a second metal different from a first metal on an upper surface of the conductive pattern through a first selective growth process; forming a second interlayer insulating layer on the first interlayer insulating layer, wherein the second interlayer insulating layer includes an opening exposing an upper surface of the capping film; performing a cleaning process on the exposed upper surface of the capping film and sidewalls of the opening; and forming a wire including the first metal on the upper surface of the capping film in the opening through a second selective growth process. 배선 구조물의 형성 방법은, 기판 상에 금속을 포함하는 도전 패턴을 수용하는 제1 층간 절연막을 형성하고, 제1 선택적 성장 공정을 통해 상기 도전 패턴의 상면에 상기 제1 금속과 다른 제2 금속을 포함하는 캐핑막을 형성하고, 상기 캐핑막의 상면을 노출시키는 개구를 포함하는 제2 층간 절연막을 상기 제1 층간 절연막 상에 형성하고, 상기 노출된 캐핑막의 상면 및 상기 개구의 측벽에 대해 세정 공정을 수행하고, 그리고 제2 선택적 성장 공정을 통해 상기 개구 내의 상기 캐핑막의 상면에 상기 제1 금속을 포함하는 배선을 형성하는 것을 포함할 수 있다.</abstract><oa>free_for_read</oa></addata></record>
fulltext fulltext_linktorsrc
identifier
ispartof
issn
language eng ; kor
recordid cdi_epo_espacenet_KR20220135343A
source esp@cenet
subjects BASIC ELECTRIC ELEMENTS
ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
ELECTRICITY
SEMICONDUCTOR DEVICES
title WIRING STRUCTURE AND METHOD OF MANUFACTURING THE SAME
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2024-12-26T08%3A32%3A52IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=KIM%20TAE%20SUN&rft.date=2022-10-07&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EKR20220135343A%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true