입력 샘플 세트를 기반으로 복수의 출력 샘플을 제공하는 신호 처리 장치 및 입력 샘플 세트를 기반으로 복수의 출력 샘플을 제공하는 방법

입력 샘플(250)의 세트에 기초하여 복수의 출력 샘플(280)을 제공하기 위한 신호 처리 장치(200)는 입력 샘플의 세트의 복수의 서브세트를 상이한 시간 시프트(298)와 연관된 처리 동작을 수행하는 복수의 처리 코어(220)에 제공하도록 구성된 샘플 분배 로직(210) - 샘플 분배 로직은 복수의 계층 레벨(240a, 240b, 240c)을 갖는 계층 트리 구조(240)를 포함하고, 최저 계층 레벨(240c)의 각각의 분할 노드(230d, 230e, 230f)는, 최저 계층 레벨의 각각의 분할 노드의 입력 샘플로부터, 최저 계층 레벨의 각각의 분할 노드에 연결된 복수의 처리 코어에 2개 이상의 서브세트를 제공하도록 구성되며, 최저 계층 레벨보다 높은 주어진 계층 레벨의 각각의 분할 노드는, 주어진 계층 레벨의 각각의 분할 노드의 입력 샘플로부터, 주어진 계층 레벨의 각각의 분할 노드에 연결된 복수의 서브트리에 2개 이상의 서브세트를 제공하도록 구성되고, 각각의 분할 노드는 대응하는 서브트리에 연결된 처리 코어와 연관된 시간 시프트의 범위에 따르도록 각각의 서브세트를 선택하도록 구성됨 - 과, 출력 샘플을 획득하기 위해 상이한 시간 시프트와 연관된 처리 동작을 병렬로 수행하도록 구성된 복수의 처리 코어를 포함한다. Embodiments of the present invention provide a digital signal processing apparatus, including an interpolator, an interpolating convolver, or the like, for providing a plurality of output samples or output values in parallel, such as P output samples provided by P Farrow cores, based on a set of input samples or input values, such as 2P+M−2 samples. The digital signal processing apparatus includes a sample distribution logic or structure configured to provide a plurality of subsets of the set of input samples to a plurality of processing cores, such as interpolation cores (e.g., Farrow cores) that perform processing operations associated with different time shifts, for example with respect to a reference time (e.g., a time associated with the input samples). The sample distribution logic includes a hierarchical tree structure having a plurality of hierarchical levels of splitting nodes.