Controller and memory system having the controller

The present invention provides a memory system, comprising: a memory device including first memory blocks configured such that data is programmed in a single level cell (SLC) manner, and second memory blocks configured to be programmed in a manner of storing more bits of data in memory cells than the SLC manner; and a controller configured to program first data in the first memory blocks in the SLC manner and then compress and store the first data stored in the first memory blocks into the second memory blocks, wherein the controller is further configured to read the first memory blocks when a read request for the second memory block is received from a host within a specific time after compressing and storing the first data in the second memory block, and to read the second memory blocks when a read request for the second memory block is received from the host after the specific time. The present invention can increase the speed of a read operation in the memory system which performs a migration operation. 본 기술은 SLC(single level cell) 방식으로 데이터가 프로그램되도록 설정된 제1 메모리 블록들과, 메모리 셀들에 상기 SLC 방식보다 많은 비트들의 데이터를 저장하는 방식으로 프로그램되도록 설정된 제2 메모리 블록들을 포함하는 메모리 장치; 및 상기 제1 메모리 블록들에 제1 데이터를 상기 SLC 방식으로 프로그램한 후, 상기 제1 메모리 블록들에 저장된 상기 제1 데이터를 상기 제2 메모리 블록들에 압축 저장하도록 구성된 컨트롤러를 포함하고, 상기 컨트롤러는, 상기 제1 데이터를 상기 제2 메모리 블록에 압축 저장한 후, 특정 시간 이내에 호스트로부터 상기 제2 메모리 블록의 리드 요청이 수신되면 상기 제1 메모리 블록들을 리드하고, 상기 특정 시간 이후에 상기 호스트로부터 상기 제2 메모리 블록의 리드 요청이 수신되면 상기 제2 메모리 블록들을 리드하도록 구성되는 메모리 시스템을 포함한다.