Semiconductor memory devices
본 발명에 따른 반도체 메모리 소자는, 메모리 셀 영역에 배치되는 활성 영역 및 주변 영역에 배치되는 로직 활성 영역을 가지는 기판, 상기 활성 영역 및 상기 로직 활성 영역을 정의하고 상기 활성 영역 및 상기 로직 활성 영역 사이에 개재되는 소자 분리 구조체, 상기 활성 영역을 덮으며 상기 활성 영역 및 상기 로직 활성 영역 사이에 개재되는 상기 소자 분리 구조체 상으로 연장되며 상기 소자 분리 구조체와 이격되어 오버행되는 연장부를 가지는 절연막 패턴, 및 상기 연장부와 상기 소자 분리 구조체 사이에 한정되는 리세스 공간을 채우는...
Gespeichert in:
| Hauptverfasser: | , , , |
|---|---|
| Format: | Patent |
| Sprache: | eng ; kor |
| Schlagworte: | |
| Online-Zugang: | Volltext bestellen |
| Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Schreiben Sie den ersten Kommentar!