3 Three dimensional semiconductor memory device and method of fabricating the same
A three-dimensional semiconductor memory device is provided. A three-dimensional semiconductor memory device has stacked structures arranged spaced apart from each other on a semiconductor substrate. Each of the stacked structures includes: interlayer insulating layers and semiconductor patterns alt...
Gespeichert in:
Hauptverfasser: | , , |
---|---|
Format: | Patent |
Sprache: | eng ; kor |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | A three-dimensional semiconductor memory device is provided. A three-dimensional semiconductor memory device has stacked structures arranged spaced apart from each other on a semiconductor substrate. Each of the stacked structures includes: interlayer insulating layers and semiconductor patterns alternately stacked on the semiconductor substrate; conductive patterns provided between the vertically adjacent insulating interlayers, respectively, and connected to the semiconductor patterns; and a protection structure covering the upper surface of the semiconductor substrate between the stacked structures. The upper surface of the protection structure may be located at a level between the upper surface and the lower surface of the lowermost interlayer insulating film among the interlayer insulating films.
3차원 반도체 메모리 장치가 제공된다. 3차원 반도체 메모리 장치는 반도체 기판 상에서 서로 이격되어 배치되는 적층 구조체들로서, 상기 적층 구조체들 각각은 상기 반도체 기판 상에 번갈아 적층된 층간 절연막들 및 반도체 패턴들을 포함하는 것; 수직적으로 인접하는 상기 층간 절연막들 사이에 각각 제공되며, 상기 반도체 패턴들과 연결되는 도전 패턴들; 및 상기 적층 구조체들 사이에서 상기 반도체 기판의 상면을 덮는 보호 구조체를 포함하되, 상기 보호 구조체의 상면은 상기 층간 절연막들 중 최하층 층간 절연막의 상면과 하면 사이의 레벨에 위치할 수 있다. |
---|