Display device
The present invention relates to a display device capable of maintaining or improving characteristics of a transistor. A display device according to an embodiment includes: a base substrate; a lower interlayer insulating layer disposed on the base substrate; an oxide semiconductor layer disposed on...
Gespeichert in:
Hauptverfasser: | , , , , |
---|---|
Format: | Patent |
Sprache: | eng ; kor |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | The present invention relates to a display device capable of maintaining or improving characteristics of a transistor. A display device according to an embodiment includes: a base substrate; a lower interlayer insulating layer disposed on the base substrate; an oxide semiconductor layer disposed on the lower interlayer insulating layer and including a first channel region, a first drain region located on one side of the first channel region, and a first source region located on the other side of the first channel region; a first gate insulating layer disposed on the oxide semiconductor layer; a first upper gate electrode disposed on the first gate insulating layer; an upper interlayer insulating layer disposed on the first upper gate electrode; and a first drain electrode disposed on the upper interlayer insulating layer and connected to the first source electrode, which is connected to the first source region, and the first drain region, wherein the lower interlayer insulating layer may include a first lower interlayer insulating layer disposed on the base substrate, and a second lower interlayer insulating layer disposed on the first lower interlayer insulating layer, the first lower interlayer insulating layer may include silicon nitride and the second lower interlayer insulating layer may include silicon oxide, and a composition ratio of nitrogen to silicon of the first lower interlayer insulating layer may be 0.8 to 0.89.
본 발명은 표시 장치에 관한 것이다. 일 실시예에 따른 표시 장치는 베이스 기판, 상기 베이스 기판 상에 배치되는 하부 층간 절연층, 상기 하부 층간 절연층 상에 배치되며, 제1 채널 영역, 상기 제1 채널 영역의 일측에 위치한 제1 드레인 영역, 및 상기 제1 채널 영역의 타측에 위치한 제1 소스 영역을 포함하는 산화물 반도체층, 상기 산화물 반도체층 상에 배치되는 제1 게이트 절연층, 상기 제1 게이트 절연층 상에 배치되는 제1 상부 게이트 전극, 상기 제1 상부 게이트 전극 상에 배치되는 상부 층간 절연층, 및 상기 상부 층간 절연층 상에 배치되며, 상기 제1 소스 영역에 연결된 제1 소스 전극 및 상기 제1 드레인 영역에 연결된 제1 드레인 전극을 포함하며, 상기 하부 층간 절연층은 상기 베이스 기판 상에 배치되는 제1 하부 층간 절연층, 및 상기 제1 하부 층간 절연층 상에 배치되는 제2 하부 층간 절연층을 포함하고, 상기 제1 하부 층간 절연층은 질화 규소를 포함하며 상기 제2 하부 층간 절연층은 산화 규소를 포함하고, 상기 제1 하부 층간 절연층의 규소에 대한 질소의 조성비는 0.8 내지 0.89일 수 있다. |
---|