PREDICTING THE IMPACT OF TRAPS ON SEMICONDUCTOR TRAP ANALYTIC MODELING SYSTEM AND OPERATION METHOD THEREOF

PREDICTING THE IMPACT OF TRAPS ON SEMICONDUCTOR TRAP ANALYTIC MODELING SYSTEM AND OPERATION METHOD THEREOF

본 출원의 일 실시예에 따른 트랩 분석 모델링 시스템은 가상의 이종접합 모델에 대한 원자 단위 모델링을 수행하여, 적어도 하나의 계면 상태 밀도를 획득하는 제1 모델링부, 상기 적어도 하나의 계면 상태 밀도에 기초하여, 트랩 정보를 획득하는 데이터 처리부 및 상기 트랩 정보를 소자 시뮬레이션에 로드하여, 상기 가상의 이종접합 모델에 대한 트랩의 영향 정도를 모델링하는 제2 모델링부를 포함한다. A trap analysis modeling system according to one embodiment of the present app...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: JANG DONG WON, SON MU YEONG, YU HYUN YONG, JUNG SEUNG GEUN
Format: Patent
Sprache:eng ; kor
Schlagworte:
CALCULATING
COMPUTING
COUNTING
ELECTRIC DIGITAL DATA PROCESSING
PHYSICS
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page
container_issue
container_start_page
container_title
container_volume
creator JANG DONG WON
SON MU YEONG
YU HYUN YONG
JUNG SEUNG GEUN
description 본 출원의 일 실시예에 따른 트랩 분석 모델링 시스템은 가상의 이종접합 모델에 대한 원자 단위 모델링을 수행하여, 적어도 하나의 계면 상태 밀도를 획득하는 제1 모델링부, 상기 적어도 하나의 계면 상태 밀도에 기초하여, 트랩 정보를 획득하는 데이터 처리부 및 상기 트랩 정보를 소자 시뮬레이션에 로드하여, 상기 가상의 이종접합 모델에 대한 트랩의 영향 정도를 모델링하는 제2 모델링부를 포함한다. A trap analysis modeling system according to one embodiment of the present application comprises: a first modeling unit for obtaining at least one interface state density by performing atomic unit modeling on a virtual heterojunction model; a data processing unit for obtaining trap information on the basis of the at least one interface state density; and a second modeling unit, which loads the trap information onto a device simulation so as to model the degree of the effect of a trap on the virtual heterojunction model.
format Patent
fullrecord <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_KR20210119815A</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>KR20210119815A</sourcerecordid><originalsourceid>FETCH-epo_espacenet_KR20210119815A3</originalsourceid><addsrcrecordid>eNqNjMEKwjAQRHvxIOo_LHgWmopgjyHZ2mCTDcl66KkUiQcRLdT_x1b8AE8DM-_NMrv7gNooNu4EXCMY66VioAo4SB-BHES0RpHTF8UUvjVIJ5uWjQJLGpvZjW1ktNOggTwGyWYyLXJNev4NSNU6W9z6x5g2v1xl2wpZ1bs0vLo0Dv01PdO7O4ciL0QuRHkUB7n_j_oAb3g3Hg</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>PREDICTING THE IMPACT OF TRAPS ON SEMICONDUCTOR TRAP ANALYTIC MODELING SYSTEM AND OPERATION METHOD THEREOF</title><source>esp@cenet</source><creator>JANG DONG WON ; SON MU YEONG ; YU HYUN YONG ; JUNG SEUNG GEUN</creator><creatorcontrib>JANG DONG WON ; SON MU YEONG ; YU HYUN YONG ; JUNG SEUNG GEUN</creatorcontrib><description>본 출원의 일 실시예에 따른 트랩 분석 모델링 시스템은 가상의 이종접합 모델에 대한 원자 단위 모델링을 수행하여, 적어도 하나의 계면 상태 밀도를 획득하는 제1 모델링부, 상기 적어도 하나의 계면 상태 밀도에 기초하여, 트랩 정보를 획득하는 데이터 처리부 및 상기 트랩 정보를 소자 시뮬레이션에 로드하여, 상기 가상의 이종접합 모델에 대한 트랩의 영향 정도를 모델링하는 제2 모델링부를 포함한다. A trap analysis modeling system according to one embodiment of the present application comprises: a first modeling unit for obtaining at least one interface state density by performing atomic unit modeling on a virtual heterojunction model; a data processing unit for obtaining trap information on the basis of the at least one interface state density; and a second modeling unit, which loads the trap information onto a device simulation so as to model the degree of the effect of a trap on the virtual heterojunction model.</description><language>eng ; kor</language><subject>CALCULATING ; COMPUTING ; COUNTING ; ELECTRIC DIGITAL DATA PROCESSING ; PHYSICS</subject><creationdate>2021</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20211006&amp;DB=EPODOC&amp;CC=KR&amp;NR=20210119815A$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,309,781,886,25565,76548</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20211006&amp;DB=EPODOC&amp;CC=KR&amp;NR=20210119815A$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>JANG DONG WON</creatorcontrib><creatorcontrib>SON MU YEONG</creatorcontrib><creatorcontrib>YU HYUN YONG</creatorcontrib><creatorcontrib>JUNG SEUNG GEUN</creatorcontrib><title>PREDICTING THE IMPACT OF TRAPS ON SEMICONDUCTOR TRAP ANALYTIC MODELING SYSTEM AND OPERATION METHOD THEREOF</title><description>본 출원의 일 실시예에 따른 트랩 분석 모델링 시스템은 가상의 이종접합 모델에 대한 원자 단위 모델링을 수행하여, 적어도 하나의 계면 상태 밀도를 획득하는 제1 모델링부, 상기 적어도 하나의 계면 상태 밀도에 기초하여, 트랩 정보를 획득하는 데이터 처리부 및 상기 트랩 정보를 소자 시뮬레이션에 로드하여, 상기 가상의 이종접합 모델에 대한 트랩의 영향 정도를 모델링하는 제2 모델링부를 포함한다. A trap analysis modeling system according to one embodiment of the present application comprises: a first modeling unit for obtaining at least one interface state density by performing atomic unit modeling on a virtual heterojunction model; a data processing unit for obtaining trap information on the basis of the at least one interface state density; and a second modeling unit, which loads the trap information onto a device simulation so as to model the degree of the effect of a trap on the virtual heterojunction model.</description><subject>CALCULATING</subject><subject>COMPUTING</subject><subject>COUNTING</subject><subject>ELECTRIC DIGITAL DATA PROCESSING</subject><subject>PHYSICS</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2021</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNqNjMEKwjAQRHvxIOo_LHgWmopgjyHZ2mCTDcl66KkUiQcRLdT_x1b8AE8DM-_NMrv7gNooNu4EXCMY66VioAo4SB-BHES0RpHTF8UUvjVIJ5uWjQJLGpvZjW1ktNOggTwGyWYyLXJNev4NSNU6W9z6x5g2v1xl2wpZ1bs0vLo0Dv01PdO7O4ciL0QuRHkUB7n_j_oAb3g3Hg</recordid><startdate>20211006</startdate><enddate>20211006</enddate><creator>JANG DONG WON</creator><creator>SON MU YEONG</creator><creator>YU HYUN YONG</creator><creator>JUNG SEUNG GEUN</creator><scope>EVB</scope></search><sort><creationdate>20211006</creationdate><title>PREDICTING THE IMPACT OF TRAPS ON SEMICONDUCTOR TRAP ANALYTIC MODELING SYSTEM AND OPERATION METHOD THEREOF</title><author>JANG DONG WON ; SON MU YEONG ; YU HYUN YONG ; JUNG SEUNG GEUN</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_KR20210119815A3</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; kor</language><creationdate>2021</creationdate><topic>CALCULATING</topic><topic>COMPUTING</topic><topic>COUNTING</topic><topic>ELECTRIC DIGITAL DATA PROCESSING</topic><topic>PHYSICS</topic><toplevel>online_resources</toplevel><creatorcontrib>JANG DONG WON</creatorcontrib><creatorcontrib>SON MU YEONG</creatorcontrib><creatorcontrib>YU HYUN YONG</creatorcontrib><creatorcontrib>JUNG SEUNG GEUN</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>JANG DONG WON</au><au>SON MU YEONG</au><au>YU HYUN YONG</au><au>JUNG SEUNG GEUN</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>PREDICTING THE IMPACT OF TRAPS ON SEMICONDUCTOR TRAP ANALYTIC MODELING SYSTEM AND OPERATION METHOD THEREOF</title><date>2021-10-06</date><risdate>2021</risdate><abstract>본 출원의 일 실시예에 따른 트랩 분석 모델링 시스템은 가상의 이종접합 모델에 대한 원자 단위 모델링을 수행하여, 적어도 하나의 계면 상태 밀도를 획득하는 제1 모델링부, 상기 적어도 하나의 계면 상태 밀도에 기초하여, 트랩 정보를 획득하는 데이터 처리부 및 상기 트랩 정보를 소자 시뮬레이션에 로드하여, 상기 가상의 이종접합 모델에 대한 트랩의 영향 정도를 모델링하는 제2 모델링부를 포함한다. A trap analysis modeling system according to one embodiment of the present application comprises: a first modeling unit for obtaining at least one interface state density by performing atomic unit modeling on a virtual heterojunction model; a data processing unit for obtaining trap information on the basis of the at least one interface state density; and a second modeling unit, which loads the trap information onto a device simulation so as to model the degree of the effect of a trap on the virtual heterojunction model.</abstract><oa>free_for_read</oa></addata></record>
fulltext fulltext_linktorsrc
identifier
ispartof
issn
language eng ; kor
recordid cdi_epo_espacenet_KR20210119815A
source esp@cenet
subjects CALCULATING
COMPUTING
COUNTING
ELECTRIC DIGITAL DATA PROCESSING
PHYSICS
title PREDICTING THE IMPACT OF TRAPS ON SEMICONDUCTOR TRAP ANALYTIC MODELING SYSTEM AND OPERATION METHOD THEREOF
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2024-12-18T14%3A05%3A21IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=JANG%20DONG%20WON&rft.date=2021-10-06&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EKR20210119815A%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true