반도체 장치

고집적화에 적합한 구조의 반도체 장치를 제공한다. 이 반도체 장치는, 제1의 표면을 포함하는 제1 기판과, 제1의 표면과 접합되는 제2의 표면을 포함하는 제2 기판을 구비한다. 제1 기판은 제2 기판에 가까운 위치로부터 차례로 적층된 제1 배선을 포함하는 제1 배선층과 제1 반도체층을 가지며, 제2 기판은 제1 기판에 가까운 위치로부터 차례로 적층된 기억 소자를 포함하는 기억 소자층과 제2 반도체층을 갖는다. There is provided a semiconductor device having a configuration suita...

Ausführliche Beschreibung

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	SHIMIZU KAN, SUEMITSU KATSUMI
Format:	Patent
Sprache:	kor
Schlagworte:	BASIC ELECTRIC ELEMENTS ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ELECTRICITY SEMICONDUCTOR DEVICES
Online-Zugang:	Volltext bestellen
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

container_end_page
container_issue
container_start_page
container_title
container_volume
creator	SHIMIZU KAN SUEMITSU KATSUMI
description	고집적화에 적합한 구조의 반도체 장치를 제공한다. 이 반도체 장치는, 제1의 표면을 포함하는 제1 기판과, 제1의 표면과 접합되는 제2의 표면을 포함하는 제2 기판을 구비한다. 제1 기판은 제2 기판에 가까운 위치로부터 차례로 적층된 제1 배선을 포함하는 제1 배선층과 제1 반도체층을 가지며, 제2 기판은 제1 기판에 가까운 위치로부터 차례로 적층된 기억 소자를 포함하는 기억 소자층과 제2 반도체층을 갖는다. There is provided a semiconductor device having a configuration suitable for higher integration. The semiconductor device includes: a first substrate having a first front surface; and a second substrate having a second front surface joined to the first front surface. The first substrate includes a first wiring layer including a first wiring line, and a first semiconductor layer that are stacked in order from a position close to the second substrate, and the second substrate includes a storage element layer including a storage element, and a second semiconductor layer that are stacked in order from a position close to the first substrate.
format	Patent
fullrecord	<record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_KR20210033950A</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>KR20210033950A</sourcerecordid><originalsourceid>FETCH-epo_espacenet_KR20210033950A3</originalsourceid><addsrcrecordid>eNrjZBB4vWHG6_6WN5u2KLyZt_TNzhk8DKxpiTnFqbxQmptB2c01xNlDN7UgPz61uCAxOTUvtSTeO8jIwMjQwMDY2NLUwNGYOFUAB34k1A</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>반도체 장치</title><source>esp@cenet</source><creator>SHIMIZU KAN ; SUEMITSU KATSUMI</creator><creatorcontrib>SHIMIZU KAN ; SUEMITSU KATSUMI</creatorcontrib><description>고집적화에 적합한 구조의 반도체 장치를 제공한다. 이 반도체 장치는, 제1의 표면을 포함하는 제1 기판과, 제1의 표면과 접합되는 제2의 표면을 포함하는 제2 기판을 구비한다. 제1 기판은 제2 기판에 가까운 위치로부터 차례로 적층된 제1 배선을 포함하는 제1 배선층과 제1 반도체층을 가지며, 제2 기판은 제1 기판에 가까운 위치로부터 차례로 적층된 기억 소자를 포함하는 기억 소자층과 제2 반도체층을 갖는다. There is provided a semiconductor device having a configuration suitable for higher integration. The semiconductor device includes: a first substrate having a first front surface; and a second substrate having a second front surface joined to the first front surface. The first substrate includes a first wiring layer including a first wiring line, and a first semiconductor layer that are stacked in order from a position close to the second substrate, and the second substrate includes a storage element layer including a storage element, and a second semiconductor layer that are stacked in order from a position close to the first substrate.</description><language>kor</language><subject>BASIC ELECTRIC ELEMENTS ; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ; ELECTRICITY ; SEMICONDUCTOR DEVICES</subject><creationdate>2021</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20210329&DB=EPODOC&CC=KR&NR=20210033950A$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,309,781,886,25569,76552</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20210329&DB=EPODOC&CC=KR&NR=20210033950A$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>SHIMIZU KAN</creatorcontrib><creatorcontrib>SUEMITSU KATSUMI</creatorcontrib><title>반도체 장치</title><description>고집적화에 적합한 구조의 반도체 장치를 제공한다. 이 반도체 장치는, 제1의 표면을 포함하는 제1 기판과, 제1의 표면과 접합되는 제2의 표면을 포함하는 제2 기판을 구비한다. 제1 기판은 제2 기판에 가까운 위치로부터 차례로 적층된 제1 배선을 포함하는 제1 배선층과 제1 반도체층을 가지며, 제2 기판은 제1 기판에 가까운 위치로부터 차례로 적층된 기억 소자를 포함하는 기억 소자층과 제2 반도체층을 갖는다. There is provided a semiconductor device having a configuration suitable for higher integration. The semiconductor device includes: a first substrate having a first front surface; and a second substrate having a second front surface joined to the first front surface. The first substrate includes a first wiring layer including a first wiring line, and a first semiconductor layer that are stacked in order from a position close to the second substrate, and the second substrate includes a storage element layer including a storage element, and a second semiconductor layer that are stacked in order from a position close to the first substrate.</description><subject>BASIC ELECTRIC ELEMENTS</subject><subject>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</subject><subject>ELECTRICITY</subject><subject>SEMICONDUCTOR DEVICES</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2021</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZBB4vWHG6_6WN5u2KLyZt_TNzhk8DKxpiTnFqbxQmptB2c01xNlDN7UgPz61uCAxOTUvtSTeO8jIwMjQwMDY2NLUwNGYOFUAB34k1A</recordid><startdate>20210329</startdate><enddate>20210329</enddate><creator>SHIMIZU KAN</creator><creator>SUEMITSU KATSUMI</creator><scope>EVB</scope></search><sort><creationdate>20210329</creationdate><title>반도체 장치</title><author>SHIMIZU KAN ; SUEMITSU KATSUMI</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_KR20210033950A3</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>kor</language><creationdate>2021</creationdate><topic>BASIC ELECTRIC ELEMENTS</topic><topic>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</topic><topic>ELECTRICITY</topic><topic>SEMICONDUCTOR DEVICES</topic><toplevel>online_resources</toplevel><creatorcontrib>SHIMIZU KAN</creatorcontrib><creatorcontrib>SUEMITSU KATSUMI</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>SHIMIZU KAN</au><au>SUEMITSU KATSUMI</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>반도체 장치</title><date>2021-03-29</date><risdate>2021</risdate><abstract>고집적화에 적합한 구조의 반도체 장치를 제공한다. 이 반도체 장치는, 제1의 표면을 포함하는 제1 기판과, 제1의 표면과 접합되는 제2의 표면을 포함하는 제2 기판을 구비한다. 제1 기판은 제2 기판에 가까운 위치로부터 차례로 적층된 제1 배선을 포함하는 제1 배선층과 제1 반도체층을 가지며, 제2 기판은 제1 기판에 가까운 위치로부터 차례로 적층된 기억 소자를 포함하는 기억 소자층과 제2 반도체층을 갖는다. There is provided a semiconductor device having a configuration suitable for higher integration. The semiconductor device includes: a first substrate having a first front surface; and a second substrate having a second front surface joined to the first front surface. The first substrate includes a first wiring layer including a first wiring line, and a first semiconductor layer that are stacked in order from a position close to the second substrate, and the second substrate includes a storage element layer including a storage element, and a second semiconductor layer that are stacked in order from a position close to the first substrate.</abstract><oa>free_for_read</oa></addata></record>
fulltext	fulltext_linktorsrc
identifier
ispartof
issn
language	kor
recordid	cdi_epo_espacenet_KR20210033950A
source	esp@cenet
subjects	BASIC ELECTRIC ELEMENTS ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ELECTRICITY SEMICONDUCTOR DEVICES
title	반도체 장치
url	https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2024-12-15T12%3A25%3A01IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=SHIMIZU%20KAN&rft.date=2021-03-29&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EKR20210033950A%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true