SEMICONDUCTOR PACKAGING DEVICE COMPRISING A SHIELD STRUCTURE

Various embodiments of the present application relate to a semiconductor packaging device including a shield structure configured to block magnetic and/or electric fields from a first electronic component and a second electronic component. The first and second electronic components can, for example,...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: YAUNG DUN NIAN, CHEN PAO TUNG, CHENG NAI WEN, CHU YI SHIN, CHIEN WEI YU, TSENG CHIEN HSIEN, SHEN YU YANG
Format: Patent
Sprache:eng ; kor
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page
container_issue
container_start_page
container_title
container_volume
creator YAUNG DUN NIAN
CHEN PAO TUNG
CHENG NAI WEN
CHU YI SHIN
CHIEN WEI YU
TSENG CHIEN HSIEN
SHEN YU YANG
description Various embodiments of the present application relate to a semiconductor packaging device including a shield structure configured to block magnetic and/or electric fields from a first electronic component and a second electronic component. The first and second electronic components can, for example, be inductors or some other suitable electronic components. In some embodiments, a first IC chip overlies a second IC chip. The first IC chip includes a first substrate and a first interconnect structure overlying the first substrate. The second IC chip includes a second substrate and a second interconnect structure overlying the second substrate. The first and second electronic components are respectively in the first and second interconnect structures. The shield structure is directly provided between the first and second electronic components. Further, the shield structure substantially covers the second electronic component and/or would substantially cover the first electronic component when the semiconductor packaging device was flipped vertically. 본 출원의 다양한 실시예는 제1 전자 부품 및 제2 전자 부품으로부터의 자기장 및/또는 전기장을 차단하도록 구성된 차폐 구조체를 포함하는 반도체 패키징 장치에 관한 것이다. 제1 및 제2 전자 부품은 예를 들어, 인덕터 또는 일부 다른 적절한 전자 부품일 수 있다. 일부 실시예에서, 제1 IC 칩은 제2 IC 칩 위에 놓인다. 제1 IC 칩은 제1 기판 및 제1 기판 위에 놓인 제1 상호 접속 구조체를 포함한다. 제2 IC 칩은 제2 기판 및 제2 기판 위에 놓인 제2 상호 접속 구조체를 포함한다. 제1 및 제2 전자 부품은 각각 제1 및 제2 상호 접속 구조체 내에 있다. 차폐 구조체는 제1 전자 부품과 제2 전자 부품 사이 바로 제공된다. 또한, 차폐 구조체는 제2 전자 부품을 실질적으로 커버하고/하거나 반도체 패키징 장치가 수직으로 뒤집힌 경우 제1 전자 부품을 실질적으로 커버할 것이다.
format Patent
fullrecord <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_KR20210019921A</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>KR20210019921A</sourcerecordid><originalsourceid>FETCH-epo_espacenet_KR20210019921A3</originalsourceid><addsrcrecordid>eNrjZLAJdvX1dPb3cwl1DvEPUghwdPZ2dPf0c1dwcQ3zdHZVcPb3DQjyDAaJOCoEe3i6-rgoBIcEAVWHBrnyMLCmJeYUp_JCaW4GZTfXEGcP3dSC_PjU4oLE5NS81JJ47yAjAyNDAwNDS0sjQ0dj4lQBAL-FKo8</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>SEMICONDUCTOR PACKAGING DEVICE COMPRISING A SHIELD STRUCTURE</title><source>esp@cenet</source><creator>YAUNG DUN NIAN ; CHEN PAO TUNG ; CHENG NAI WEN ; CHU YI SHIN ; CHIEN WEI YU ; TSENG CHIEN HSIEN ; SHEN YU YANG</creator><creatorcontrib>YAUNG DUN NIAN ; CHEN PAO TUNG ; CHENG NAI WEN ; CHU YI SHIN ; CHIEN WEI YU ; TSENG CHIEN HSIEN ; SHEN YU YANG</creatorcontrib><description>Various embodiments of the present application relate to a semiconductor packaging device including a shield structure configured to block magnetic and/or electric fields from a first electronic component and a second electronic component. The first and second electronic components can, for example, be inductors or some other suitable electronic components. In some embodiments, a first IC chip overlies a second IC chip. The first IC chip includes a first substrate and a first interconnect structure overlying the first substrate. The second IC chip includes a second substrate and a second interconnect structure overlying the second substrate. The first and second electronic components are respectively in the first and second interconnect structures. The shield structure is directly provided between the first and second electronic components. Further, the shield structure substantially covers the second electronic component and/or would substantially cover the first electronic component when the semiconductor packaging device was flipped vertically. 본 출원의 다양한 실시예는 제1 전자 부품 및 제2 전자 부품으로부터의 자기장 및/또는 전기장을 차단하도록 구성된 차폐 구조체를 포함하는 반도체 패키징 장치에 관한 것이다. 제1 및 제2 전자 부품은 예를 들어, 인덕터 또는 일부 다른 적절한 전자 부품일 수 있다. 일부 실시예에서, 제1 IC 칩은 제2 IC 칩 위에 놓인다. 제1 IC 칩은 제1 기판 및 제1 기판 위에 놓인 제1 상호 접속 구조체를 포함한다. 제2 IC 칩은 제2 기판 및 제2 기판 위에 놓인 제2 상호 접속 구조체를 포함한다. 제1 및 제2 전자 부품은 각각 제1 및 제2 상호 접속 구조체 내에 있다. 차폐 구조체는 제1 전자 부품과 제2 전자 부품 사이 바로 제공된다. 또한, 차폐 구조체는 제2 전자 부품을 실질적으로 커버하고/하거나 반도체 패키징 장치가 수직으로 뒤집힌 경우 제1 전자 부품을 실질적으로 커버할 것이다.</description><language>eng ; kor</language><subject>BASIC ELECTRIC ELEMENTS ; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ; ELECTRICITY ; SEMICONDUCTOR DEVICES</subject><creationdate>2021</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20210223&amp;DB=EPODOC&amp;CC=KR&amp;NR=20210019921A$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,780,885,25555,76308</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20210223&amp;DB=EPODOC&amp;CC=KR&amp;NR=20210019921A$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>YAUNG DUN NIAN</creatorcontrib><creatorcontrib>CHEN PAO TUNG</creatorcontrib><creatorcontrib>CHENG NAI WEN</creatorcontrib><creatorcontrib>CHU YI SHIN</creatorcontrib><creatorcontrib>CHIEN WEI YU</creatorcontrib><creatorcontrib>TSENG CHIEN HSIEN</creatorcontrib><creatorcontrib>SHEN YU YANG</creatorcontrib><title>SEMICONDUCTOR PACKAGING DEVICE COMPRISING A SHIELD STRUCTURE</title><description>Various embodiments of the present application relate to a semiconductor packaging device including a shield structure configured to block magnetic and/or electric fields from a first electronic component and a second electronic component. The first and second electronic components can, for example, be inductors or some other suitable electronic components. In some embodiments, a first IC chip overlies a second IC chip. The first IC chip includes a first substrate and a first interconnect structure overlying the first substrate. The second IC chip includes a second substrate and a second interconnect structure overlying the second substrate. The first and second electronic components are respectively in the first and second interconnect structures. The shield structure is directly provided between the first and second electronic components. Further, the shield structure substantially covers the second electronic component and/or would substantially cover the first electronic component when the semiconductor packaging device was flipped vertically. 본 출원의 다양한 실시예는 제1 전자 부품 및 제2 전자 부품으로부터의 자기장 및/또는 전기장을 차단하도록 구성된 차폐 구조체를 포함하는 반도체 패키징 장치에 관한 것이다. 제1 및 제2 전자 부품은 예를 들어, 인덕터 또는 일부 다른 적절한 전자 부품일 수 있다. 일부 실시예에서, 제1 IC 칩은 제2 IC 칩 위에 놓인다. 제1 IC 칩은 제1 기판 및 제1 기판 위에 놓인 제1 상호 접속 구조체를 포함한다. 제2 IC 칩은 제2 기판 및 제2 기판 위에 놓인 제2 상호 접속 구조체를 포함한다. 제1 및 제2 전자 부품은 각각 제1 및 제2 상호 접속 구조체 내에 있다. 차폐 구조체는 제1 전자 부품과 제2 전자 부품 사이 바로 제공된다. 또한, 차폐 구조체는 제2 전자 부품을 실질적으로 커버하고/하거나 반도체 패키징 장치가 수직으로 뒤집힌 경우 제1 전자 부품을 실질적으로 커버할 것이다.</description><subject>BASIC ELECTRIC ELEMENTS</subject><subject>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</subject><subject>ELECTRICITY</subject><subject>SEMICONDUCTOR DEVICES</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2021</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZLAJdvX1dPb3cwl1DvEPUghwdPZ2dPf0c1dwcQ3zdHZVcPb3DQjyDAaJOCoEe3i6-rgoBIcEAVWHBrnyMLCmJeYUp_JCaW4GZTfXEGcP3dSC_PjU4oLE5NS81JJ47yAjAyNDAwNDS0sjQ0dj4lQBAL-FKo8</recordid><startdate>20210223</startdate><enddate>20210223</enddate><creator>YAUNG DUN NIAN</creator><creator>CHEN PAO TUNG</creator><creator>CHENG NAI WEN</creator><creator>CHU YI SHIN</creator><creator>CHIEN WEI YU</creator><creator>TSENG CHIEN HSIEN</creator><creator>SHEN YU YANG</creator><scope>EVB</scope></search><sort><creationdate>20210223</creationdate><title>SEMICONDUCTOR PACKAGING DEVICE COMPRISING A SHIELD STRUCTURE</title><author>YAUNG DUN NIAN ; CHEN PAO TUNG ; CHENG NAI WEN ; CHU YI SHIN ; CHIEN WEI YU ; TSENG CHIEN HSIEN ; SHEN YU YANG</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_KR20210019921A3</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; kor</language><creationdate>2021</creationdate><topic>BASIC ELECTRIC ELEMENTS</topic><topic>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</topic><topic>ELECTRICITY</topic><topic>SEMICONDUCTOR DEVICES</topic><toplevel>online_resources</toplevel><creatorcontrib>YAUNG DUN NIAN</creatorcontrib><creatorcontrib>CHEN PAO TUNG</creatorcontrib><creatorcontrib>CHENG NAI WEN</creatorcontrib><creatorcontrib>CHU YI SHIN</creatorcontrib><creatorcontrib>CHIEN WEI YU</creatorcontrib><creatorcontrib>TSENG CHIEN HSIEN</creatorcontrib><creatorcontrib>SHEN YU YANG</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>YAUNG DUN NIAN</au><au>CHEN PAO TUNG</au><au>CHENG NAI WEN</au><au>CHU YI SHIN</au><au>CHIEN WEI YU</au><au>TSENG CHIEN HSIEN</au><au>SHEN YU YANG</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>SEMICONDUCTOR PACKAGING DEVICE COMPRISING A SHIELD STRUCTURE</title><date>2021-02-23</date><risdate>2021</risdate><abstract>Various embodiments of the present application relate to a semiconductor packaging device including a shield structure configured to block magnetic and/or electric fields from a first electronic component and a second electronic component. The first and second electronic components can, for example, be inductors or some other suitable electronic components. In some embodiments, a first IC chip overlies a second IC chip. The first IC chip includes a first substrate and a first interconnect structure overlying the first substrate. The second IC chip includes a second substrate and a second interconnect structure overlying the second substrate. The first and second electronic components are respectively in the first and second interconnect structures. The shield structure is directly provided between the first and second electronic components. Further, the shield structure substantially covers the second electronic component and/or would substantially cover the first electronic component when the semiconductor packaging device was flipped vertically. 본 출원의 다양한 실시예는 제1 전자 부품 및 제2 전자 부품으로부터의 자기장 및/또는 전기장을 차단하도록 구성된 차폐 구조체를 포함하는 반도체 패키징 장치에 관한 것이다. 제1 및 제2 전자 부품은 예를 들어, 인덕터 또는 일부 다른 적절한 전자 부품일 수 있다. 일부 실시예에서, 제1 IC 칩은 제2 IC 칩 위에 놓인다. 제1 IC 칩은 제1 기판 및 제1 기판 위에 놓인 제1 상호 접속 구조체를 포함한다. 제2 IC 칩은 제2 기판 및 제2 기판 위에 놓인 제2 상호 접속 구조체를 포함한다. 제1 및 제2 전자 부품은 각각 제1 및 제2 상호 접속 구조체 내에 있다. 차폐 구조체는 제1 전자 부품과 제2 전자 부품 사이 바로 제공된다. 또한, 차폐 구조체는 제2 전자 부품을 실질적으로 커버하고/하거나 반도체 패키징 장치가 수직으로 뒤집힌 경우 제1 전자 부품을 실질적으로 커버할 것이다.</abstract><oa>free_for_read</oa></addata></record>
fulltext fulltext_linktorsrc
identifier
ispartof
issn
language eng ; kor
recordid cdi_epo_espacenet_KR20210019921A
source esp@cenet
subjects BASIC ELECTRIC ELEMENTS
ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
ELECTRICITY
SEMICONDUCTOR DEVICES
title SEMICONDUCTOR PACKAGING DEVICE COMPRISING A SHIELD STRUCTURE
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-01-14T21%3A18%3A33IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=YAUNG%20DUN%20NIAN&rft.date=2021-02-23&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EKR20210019921A%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true