IMAGE SCALING

According to one embodiment of the present invention, disclosed is a video processor comprising: an input buffer for receiving an input image; a slicer circuit dividing the input image into a plurality of N vertical slices; N parallel input buffers for de-rasterization; N parallel image scalers which are hardware in which each scaler is configured to scale one of the N vertical slices to be scaled in a raster form according to an image scaling algorithm; N parallel output buffers for re-rasterization; and an output multiplexer combining scaled vertical slices into a combined scaled output image. 일예에서, 입력 이미지를 수신하기 위한 입력 버퍼; 입력 이미지를 복수의 N 수직 슬라이스로 분할하는 슬라이서 회로; 디-래스터화를 위한 N 병렬 입력 버퍼; 각각의 스케일러는 이미지 스케일링 알고리즘에 따라 N 수직 슬라이스 중 하나를 래스터 형태로 스케일링되도록 구성되는 하드웨어인, N 병렬 이미지 스케일러; 재-래스터화를 위한 N 병렬 출력 버퍼; 및 스케일링된 수직 슬라이스를 조합된 스케일링된 출력 이미지로 조합하는 출력 멀티플렉서를 포함하는 비디오 프로세서가 개시된다.