HYBRID POLYSILICON HETEROJUNCTION BACK CONTACT CELL

고효율의 태양 전지를 제조하는 방법이 개시된다. 이 방법은 규소 기판의 배면 상에 얇은 유전체 층 및 도핑된 폴리실리콘 층을 제공하는 단계를 포함한다. 후속적으로, 고품질의 산화물 층 및 와이드 밴드갭의 도핑된 반도체 층 둘 모두가 규소 기판의 배면 및 정면 상에 형성될 수 있다. 이어서, 접촉 개구들을 통해 도핑된 폴리실리콘 층 상에 금속 핑거들을 도금하는 금속화 공정이 수행될 수 있다. 도금된 금속 핑거들은 제1 금속 격자선을 형성할 수 있다. 제2 금속 격자선은 규소 기판의 배면 상의 이미터 영역에 금속을 직접 도금함으로써 형...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: SMITH DAVID D, COUSINS PETER J, RIM SEUNG B
Format: Patent
Sprache:eng ; kor
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page
container_issue
container_start_page
container_title
container_volume
creator SMITH DAVID D
COUSINS PETER J
RIM SEUNG B
description 고효율의 태양 전지를 제조하는 방법이 개시된다. 이 방법은 규소 기판의 배면 상에 얇은 유전체 층 및 도핑된 폴리실리콘 층을 제공하는 단계를 포함한다. 후속적으로, 고품질의 산화물 층 및 와이드 밴드갭의 도핑된 반도체 층 둘 모두가 규소 기판의 배면 및 정면 상에 형성될 수 있다. 이어서, 접촉 개구들을 통해 도핑된 폴리실리콘 층 상에 금속 핑거들을 도금하는 금속화 공정이 수행될 수 있다. 도금된 금속 핑거들은 제1 금속 격자선을 형성할 수 있다. 제2 금속 격자선은 규소 기판의 배면 상의 이미터 영역에 금속을 직접 도금함으로써 형성되어, 제2 금속 격자선을 위한 접촉 개구들에 대한 필요성을 제거할 수 있다. 여러 이점들 중에서, 이 제조 방법은 고효율 태양 전지의 제조를 위한 감소된 열 공정, 감소된 에칭 단계, 증가된 효율, 및 단순화된 절차를 제공한다. A method for manufacturing high efficiency solar cells is disclosed. The method comprises providing a thin dielectric layer and a doped polysilicon layer on the back side of a silicon substrate. Subsequently, a high quality oxide layer and a wide band gap doped semiconductor layer can both be formed on the back and front sides of the silicon substrate. A metallization process to plate metal fingers onto the doped polysilicon layer through contact openings can then be performed. The plated metal fingers can form a first metal gridline. A second metal gridline can be formed by directly plating metal to an emitter region on the back side of the silicon substrate, eliminating the need for contact openings for the second metal gridline. Among the advantages, the method for manufacture provides decreased thermal processes, decreased etching steps, increased efficiency and a simplified procedure for the manufacture of high efficiency solar cells.
format Patent
fullrecord <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_KR20200039850A</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>KR20200039850A</sourcerecordid><originalsourceid>FETCH-epo_espacenet_KR20200039850A3</originalsourceid><addsrcrecordid>eNrjZDD2iHQK8nRRCPD3iQz29PF09vdT8HANcQ3y9wr1cw7xBHKdHJ29FYDiIY7OIQrOrj4-PAysaYk5xam8UJqbQdnNNcTZQze1ID8-tbggMTk1L7Uk3jvIyMDIwMDA2NLC1MDRmDhVAFH9KBU</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>HYBRID POLYSILICON HETEROJUNCTION BACK CONTACT CELL</title><source>esp@cenet</source><creator>SMITH DAVID D ; COUSINS PETER J ; RIM SEUNG B</creator><creatorcontrib>SMITH DAVID D ; COUSINS PETER J ; RIM SEUNG B</creatorcontrib><description>고효율의 태양 전지를 제조하는 방법이 개시된다. 이 방법은 규소 기판의 배면 상에 얇은 유전체 층 및 도핑된 폴리실리콘 층을 제공하는 단계를 포함한다. 후속적으로, 고품질의 산화물 층 및 와이드 밴드갭의 도핑된 반도체 층 둘 모두가 규소 기판의 배면 및 정면 상에 형성될 수 있다. 이어서, 접촉 개구들을 통해 도핑된 폴리실리콘 층 상에 금속 핑거들을 도금하는 금속화 공정이 수행될 수 있다. 도금된 금속 핑거들은 제1 금속 격자선을 형성할 수 있다. 제2 금속 격자선은 규소 기판의 배면 상의 이미터 영역에 금속을 직접 도금함으로써 형성되어, 제2 금속 격자선을 위한 접촉 개구들에 대한 필요성을 제거할 수 있다. 여러 이점들 중에서, 이 제조 방법은 고효율 태양 전지의 제조를 위한 감소된 열 공정, 감소된 에칭 단계, 증가된 효율, 및 단순화된 절차를 제공한다. A method for manufacturing high efficiency solar cells is disclosed. The method comprises providing a thin dielectric layer and a doped polysilicon layer on the back side of a silicon substrate. Subsequently, a high quality oxide layer and a wide band gap doped semiconductor layer can both be formed on the back and front sides of the silicon substrate. A metallization process to plate metal fingers onto the doped polysilicon layer through contact openings can then be performed. The plated metal fingers can form a first metal gridline. A second metal gridline can be formed by directly plating metal to an emitter region on the back side of the silicon substrate, eliminating the need for contact openings for the second metal gridline. Among the advantages, the method for manufacture provides decreased thermal processes, decreased etching steps, increased efficiency and a simplified procedure for the manufacture of high efficiency solar cells.</description><language>eng ; kor</language><subject>BASIC ELECTRIC ELEMENTS ; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ; ELECTRICITY ; SEMICONDUCTOR DEVICES</subject><creationdate>2020</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20200416&amp;DB=EPODOC&amp;CC=KR&amp;NR=20200039850A$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,780,885,25563,76318</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20200416&amp;DB=EPODOC&amp;CC=KR&amp;NR=20200039850A$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>SMITH DAVID D</creatorcontrib><creatorcontrib>COUSINS PETER J</creatorcontrib><creatorcontrib>RIM SEUNG B</creatorcontrib><title>HYBRID POLYSILICON HETEROJUNCTION BACK CONTACT CELL</title><description>고효율의 태양 전지를 제조하는 방법이 개시된다. 이 방법은 규소 기판의 배면 상에 얇은 유전체 층 및 도핑된 폴리실리콘 층을 제공하는 단계를 포함한다. 후속적으로, 고품질의 산화물 층 및 와이드 밴드갭의 도핑된 반도체 층 둘 모두가 규소 기판의 배면 및 정면 상에 형성될 수 있다. 이어서, 접촉 개구들을 통해 도핑된 폴리실리콘 층 상에 금속 핑거들을 도금하는 금속화 공정이 수행될 수 있다. 도금된 금속 핑거들은 제1 금속 격자선을 형성할 수 있다. 제2 금속 격자선은 규소 기판의 배면 상의 이미터 영역에 금속을 직접 도금함으로써 형성되어, 제2 금속 격자선을 위한 접촉 개구들에 대한 필요성을 제거할 수 있다. 여러 이점들 중에서, 이 제조 방법은 고효율 태양 전지의 제조를 위한 감소된 열 공정, 감소된 에칭 단계, 증가된 효율, 및 단순화된 절차를 제공한다. A method for manufacturing high efficiency solar cells is disclosed. The method comprises providing a thin dielectric layer and a doped polysilicon layer on the back side of a silicon substrate. Subsequently, a high quality oxide layer and a wide band gap doped semiconductor layer can both be formed on the back and front sides of the silicon substrate. A metallization process to plate metal fingers onto the doped polysilicon layer through contact openings can then be performed. The plated metal fingers can form a first metal gridline. A second metal gridline can be formed by directly plating metal to an emitter region on the back side of the silicon substrate, eliminating the need for contact openings for the second metal gridline. Among the advantages, the method for manufacture provides decreased thermal processes, decreased etching steps, increased efficiency and a simplified procedure for the manufacture of high efficiency solar cells.</description><subject>BASIC ELECTRIC ELEMENTS</subject><subject>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</subject><subject>ELECTRICITY</subject><subject>SEMICONDUCTOR DEVICES</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2020</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZDD2iHQK8nRRCPD3iQz29PF09vdT8HANcQ3y9wr1cw7xBHKdHJ29FYDiIY7OIQrOrj4-PAysaYk5xam8UJqbQdnNNcTZQze1ID8-tbggMTk1L7Uk3jvIyMDIwMDA2NLC1MDRmDhVAFH9KBU</recordid><startdate>20200416</startdate><enddate>20200416</enddate><creator>SMITH DAVID D</creator><creator>COUSINS PETER J</creator><creator>RIM SEUNG B</creator><scope>EVB</scope></search><sort><creationdate>20200416</creationdate><title>HYBRID POLYSILICON HETEROJUNCTION BACK CONTACT CELL</title><author>SMITH DAVID D ; COUSINS PETER J ; RIM SEUNG B</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_KR20200039850A3</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; kor</language><creationdate>2020</creationdate><topic>BASIC ELECTRIC ELEMENTS</topic><topic>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</topic><topic>ELECTRICITY</topic><topic>SEMICONDUCTOR DEVICES</topic><toplevel>online_resources</toplevel><creatorcontrib>SMITH DAVID D</creatorcontrib><creatorcontrib>COUSINS PETER J</creatorcontrib><creatorcontrib>RIM SEUNG B</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>SMITH DAVID D</au><au>COUSINS PETER J</au><au>RIM SEUNG B</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>HYBRID POLYSILICON HETEROJUNCTION BACK CONTACT CELL</title><date>2020-04-16</date><risdate>2020</risdate><abstract>고효율의 태양 전지를 제조하는 방법이 개시된다. 이 방법은 규소 기판의 배면 상에 얇은 유전체 층 및 도핑된 폴리실리콘 층을 제공하는 단계를 포함한다. 후속적으로, 고품질의 산화물 층 및 와이드 밴드갭의 도핑된 반도체 층 둘 모두가 규소 기판의 배면 및 정면 상에 형성될 수 있다. 이어서, 접촉 개구들을 통해 도핑된 폴리실리콘 층 상에 금속 핑거들을 도금하는 금속화 공정이 수행될 수 있다. 도금된 금속 핑거들은 제1 금속 격자선을 형성할 수 있다. 제2 금속 격자선은 규소 기판의 배면 상의 이미터 영역에 금속을 직접 도금함으로써 형성되어, 제2 금속 격자선을 위한 접촉 개구들에 대한 필요성을 제거할 수 있다. 여러 이점들 중에서, 이 제조 방법은 고효율 태양 전지의 제조를 위한 감소된 열 공정, 감소된 에칭 단계, 증가된 효율, 및 단순화된 절차를 제공한다. A method for manufacturing high efficiency solar cells is disclosed. The method comprises providing a thin dielectric layer and a doped polysilicon layer on the back side of a silicon substrate. Subsequently, a high quality oxide layer and a wide band gap doped semiconductor layer can both be formed on the back and front sides of the silicon substrate. A metallization process to plate metal fingers onto the doped polysilicon layer through contact openings can then be performed. The plated metal fingers can form a first metal gridline. A second metal gridline can be formed by directly plating metal to an emitter region on the back side of the silicon substrate, eliminating the need for contact openings for the second metal gridline. Among the advantages, the method for manufacture provides decreased thermal processes, decreased etching steps, increased efficiency and a simplified procedure for the manufacture of high efficiency solar cells.</abstract><oa>free_for_read</oa></addata></record>
fulltext fulltext_linktorsrc
identifier
ispartof
issn
language eng ; kor
recordid cdi_epo_espacenet_KR20200039850A
source esp@cenet
subjects BASIC ELECTRIC ELEMENTS
ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
ELECTRICITY
SEMICONDUCTOR DEVICES
title HYBRID POLYSILICON HETEROJUNCTION BACK CONTACT CELL
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-01-12T01%3A25%3A36IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=SMITH%20DAVID%20D&rft.date=2020-04-16&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EKR20200039850A%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true