Memory device and memory system
본 개시의 기술적 사상의 일측면에 따른 메모리 장치는, 복수의 메모리들 및 메모리 컨트롤러의 로드를 분산하기 위해 상기 메모리들에 대한 메모리 동작을 수행하는 메모리 가속기(accelerator)를 포함하며, 상기 메모리 가속기는, 상기 메모리 컨트롤러의 데이터 가공/복원 타입에 부합하는 데이터 가공/복원 동작을 수행하기 위한 호환 가능 로직을 포함하는 것을 특징으로 한다. A memory device includes at least one memory configured to communicate with a memory cont...
Gespeichert in:
| Hauptverfasser: | , |
|---|---|
| Format: | Patent |
| Sprache: | eng ; kor |
| Schlagworte: | |
| Online-Zugang: | Volltext bestellen |
| Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
| container_end_page | |
|---|---|
| container_issue | |
| container_start_page | |
| container_title | |
| container_volume | |
| creator | RYU SUENG CHUL CHO YOUNG JIN |
| description | 본 개시의 기술적 사상의 일측면에 따른 메모리 장치는, 복수의 메모리들 및 메모리 컨트롤러의 로드를 분산하기 위해 상기 메모리들에 대한 메모리 동작을 수행하는 메모리 가속기(accelerator)를 포함하며, 상기 메모리 가속기는, 상기 메모리 컨트롤러의 데이터 가공/복원 타입에 부합하는 데이터 가공/복원 동작을 수행하기 위한 호환 가능 로직을 포함하는 것을 특징으로 한다.
A memory device includes at least one memory configured to communicate with a memory controller; and a memory accelerator provided separate from the at least one memory and configured to communicate with the at least one memory, wherein the memory accelerator includes a compatible logic configured to perform a data processing/restoration operation adaptively corresponding to a data processing/restoration type of the memory controller. |
| format | Patent |
| fullrecord | <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_KR20200016116A</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>KR20200016116A</sourcerecordid><originalsourceid>FETCH-epo_espacenet_KR20200016116A3</originalsourceid><addsrcrecordid>eNrjZJD3Tc3NL6pUSEkty0xOVUjMS1HIhYgUVxaXpObyMLCmJeYUp_JCaW4GZTfXEGcP3dSC_PjU4oLE5NS81JJ47yAjAyMDAwNDM0NDM0dj4lQBALJ7JaI</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>Memory device and memory system</title><source>esp@cenet</source><creator>RYU SUENG CHUL ; CHO YOUNG JIN</creator><creatorcontrib>RYU SUENG CHUL ; CHO YOUNG JIN</creatorcontrib><description>본 개시의 기술적 사상의 일측면에 따른 메모리 장치는, 복수의 메모리들 및 메모리 컨트롤러의 로드를 분산하기 위해 상기 메모리들에 대한 메모리 동작을 수행하는 메모리 가속기(accelerator)를 포함하며, 상기 메모리 가속기는, 상기 메모리 컨트롤러의 데이터 가공/복원 타입에 부합하는 데이터 가공/복원 동작을 수행하기 위한 호환 가능 로직을 포함하는 것을 특징으로 한다.
A memory device includes at least one memory configured to communicate with a memory controller; and a memory accelerator provided separate from the at least one memory and configured to communicate with the at least one memory, wherein the memory accelerator includes a compatible logic configured to perform a data processing/restoration operation adaptively corresponding to a data processing/restoration type of the memory controller.</description><language>eng ; kor</language><subject>CALCULATING ; COMPUTING ; COUNTING ; ELECTRIC DIGITAL DATA PROCESSING ; PHYSICS</subject><creationdate>2020</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20200214&DB=EPODOC&CC=KR&NR=20200016116A$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,780,885,25564,76547</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20200214&DB=EPODOC&CC=KR&NR=20200016116A$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>RYU SUENG CHUL</creatorcontrib><creatorcontrib>CHO YOUNG JIN</creatorcontrib><title>Memory device and memory system</title><description>본 개시의 기술적 사상의 일측면에 따른 메모리 장치는, 복수의 메모리들 및 메모리 컨트롤러의 로드를 분산하기 위해 상기 메모리들에 대한 메모리 동작을 수행하는 메모리 가속기(accelerator)를 포함하며, 상기 메모리 가속기는, 상기 메모리 컨트롤러의 데이터 가공/복원 타입에 부합하는 데이터 가공/복원 동작을 수행하기 위한 호환 가능 로직을 포함하는 것을 특징으로 한다.
A memory device includes at least one memory configured to communicate with a memory controller; and a memory accelerator provided separate from the at least one memory and configured to communicate with the at least one memory, wherein the memory accelerator includes a compatible logic configured to perform a data processing/restoration operation adaptively corresponding to a data processing/restoration type of the memory controller.</description><subject>CALCULATING</subject><subject>COMPUTING</subject><subject>COUNTING</subject><subject>ELECTRIC DIGITAL DATA PROCESSING</subject><subject>PHYSICS</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2020</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZJD3Tc3NL6pUSEkty0xOVUjMS1HIhYgUVxaXpObyMLCmJeYUp_JCaW4GZTfXEGcP3dSC_PjU4oLE5NS81JJ47yAjAyMDAwNDM0NDM0dj4lQBALJ7JaI</recordid><startdate>20200214</startdate><enddate>20200214</enddate><creator>RYU SUENG CHUL</creator><creator>CHO YOUNG JIN</creator><scope>EVB</scope></search><sort><creationdate>20200214</creationdate><title>Memory device and memory system</title><author>RYU SUENG CHUL ; CHO YOUNG JIN</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_KR20200016116A3</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; kor</language><creationdate>2020</creationdate><topic>CALCULATING</topic><topic>COMPUTING</topic><topic>COUNTING</topic><topic>ELECTRIC DIGITAL DATA PROCESSING</topic><topic>PHYSICS</topic><toplevel>online_resources</toplevel><creatorcontrib>RYU SUENG CHUL</creatorcontrib><creatorcontrib>CHO YOUNG JIN</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>RYU SUENG CHUL</au><au>CHO YOUNG JIN</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>Memory device and memory system</title><date>2020-02-14</date><risdate>2020</risdate><abstract>본 개시의 기술적 사상의 일측면에 따른 메모리 장치는, 복수의 메모리들 및 메모리 컨트롤러의 로드를 분산하기 위해 상기 메모리들에 대한 메모리 동작을 수행하는 메모리 가속기(accelerator)를 포함하며, 상기 메모리 가속기는, 상기 메모리 컨트롤러의 데이터 가공/복원 타입에 부합하는 데이터 가공/복원 동작을 수행하기 위한 호환 가능 로직을 포함하는 것을 특징으로 한다.
A memory device includes at least one memory configured to communicate with a memory controller; and a memory accelerator provided separate from the at least one memory and configured to communicate with the at least one memory, wherein the memory accelerator includes a compatible logic configured to perform a data processing/restoration operation adaptively corresponding to a data processing/restoration type of the memory controller.</abstract><oa>free_for_read</oa></addata></record> |
| fulltext | fulltext_linktorsrc |
| identifier | |
| ispartof | |
| issn | |
| language | eng ; kor |
| recordid | cdi_epo_espacenet_KR20200016116A |
| source | esp@cenet |
| subjects | CALCULATING COMPUTING COUNTING ELECTRIC DIGITAL DATA PROCESSING PHYSICS |
| title | Memory device and memory system |
| url | https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2024-12-20T10%3A12%3A59IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=RYU%20SUENG%20CHUL&rft.date=2020-02-14&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EKR20200016116A%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true |