CMOS FIELD EFFECT TRANSISTOR CMOS SYSTEM ON CHIP AND METHOD OF MANUFACTURING THE SAME

Disclosed is a CMOS system on a chip including a series of partial gate-all-around field effect transistors (GAA FETs). Each partial GAA FET includes a fin having a stack of channel regions, source and drain regions formed on both sides of the fin, a dielectric separation region including a dielectric material formed between first and second channel regions, a gate stack formed on the fin, and a pair of sidewall spacers formed on both sides of the gate stack. A portion of the dielectric separation region has a length from an outer edge of the dielectric separation region to an inner edge of each of the sidewall spacers. The length of a portion of the dielectric separation region of one of the partial GAA FETs is different from the length of a portion of the dielectric separation region of another one of the partial GAA FETs. Thus, the maximum performance can be achieved at the lowest dynamic power. 일련의 부분 게이트-올-어라운드 전계효과 트랜지스터들을 포함하는 CMOS 시스템온칩이 개시된다. 각각의 부분 GAA FET은 채널영역 스택을 포함하는 핀, 핀의 양측에 형성된 소스영역 및 드레인영역, 제1 채널영역 및 제2 채널영역 사이에 형성된 유전물질을 포함하는 유전체 분리영역, 핀 상에 형성된 게이트스택, 및 게이트스택의 양측에 형성된 한 쌍의 측벽 스페이서를 포함한다. 유전체 분리영역의 일부분은 유전체 분리영역의 외측 에지에서부터 각각의 측벽 스페이서의 내측 에지까지의 길이를 갖는다. 부분 GAA FET들 중 하나의 유전체 분리영역의 일부분의 길이는 부분 GAA FET들 중 다른 하나의 유전체 분리영역의 일부분의 길이와 상이하다.