Semiconductor chip and multi-chip package having the same

Disclosed are a semiconductor chip and a semiconductor package having the same. The semiconductor chip comprises: a substrate having a chip region and a scribe region limiting the chip region; an integrated circuit chip arranged in the chip region, and having a plurality of transistors and a multi-layer wiring structure connected with the transistor; and a warpage prevention structure corresponding to a stacked structure of the wiring structure to be arranged in the scribe region and supporting the outside of the integrated circuit chip to prevent warpage of the integrated circuit chip. Therefore, the warpage of the semiconductor chip can be effectively suppressed. 반도체 칩 및 이를 구비하는 반도체 패키지를 개시한다. 반도체 칩은 칩 영역 및 상기 칩 영역을 한정하는 스크라이브(scribe)영역을 구비하는 기판, 상기 칩 영역에 배치되고 다수의 트랜지스터 및 상기 트랜지스터와 연결되는 다층 배선 구조물을 구비하는 집적회로 칩 및 상기 배선 구조물의 적층구조에 대응하여 상기 스크라이브 영역에 배치되고 상기 집적회로 칩의 외측을 지지하여 상기 집적회로 칩의 휨(warpage)을 방지하는 휨 방지 구조물을 포함한다. 반도체 칩 자체의 휨을 효과적으로 억제할 수 있다.