다열형 반도체 장치용 배선 부재 및 그 제조 방법

본 발명은 반도체 장치의 박형화, 소형화, 단자부의 도금 피막과 수지의 밀착성의 향상, 내부 단자측 도금층의 면 및 내부 단자부의 높이의 균일화, 수지의 휘어짐 경감, 반도체 장치 제조시의 공정수 삭감, 고신뢰성으로 고수율의 양산화가 가능한 다열형 반도체 장치용 배선 부재를 제공하는 것을 과제로 한다. 수지층(15)의 한쪽 면(15a)의 미리 정해진 부위에 내부 단자가 되는 도금층(11)이 하면이 면(15a)에 노출 상태로 형성되고, 도금층(11)과 접속하는 배선부가 되는 도금층(12)이 형성되고, 도금층(12)의 영역 내에서 부분...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: HISHIKI KAORU, IIDANI ICHINORI
Format: Patent
Sprache:kor
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page
container_issue
container_start_page
container_title
container_volume
creator HISHIKI KAORU
IIDANI ICHINORI
description 본 발명은 반도체 장치의 박형화, 소형화, 단자부의 도금 피막과 수지의 밀착성의 향상, 내부 단자측 도금층의 면 및 내부 단자부의 높이의 균일화, 수지의 휘어짐 경감, 반도체 장치 제조시의 공정수 삭감, 고신뢰성으로 고수율의 양산화가 가능한 다열형 반도체 장치용 배선 부재를 제공하는 것을 과제로 한다. 수지층(15)의 한쪽 면(15a)의 미리 정해진 부위에 내부 단자가 되는 도금층(11)이 하면이 면(15a)에 노출 상태로 형성되고, 도금층(11)과 접속하는 배선부가 되는 도금층(12)이 형성되고, 도금층(12)의 영역 내에서 부분적으로 외부 단자가 되는 도금층(13)이 상면이 수지층의 다른쪽 면(15b)으로부터 노출 상태로 형성되고, 내부 단자와 배선부와 외부 단자를 구성하는 도금층의 적층체의 측면이 대략 L자형인 반도체 장치용 배선 부재가 매트릭스형으로 배열되고, 수지층의 한쪽 면의, 반도체 장치용 배선 부재의 집합체의 외주 영역에 금속 프레임부(16)가 형성되어 있다. A multi-row wiring member configured of a plurality of wiring members arrayed in a matrix includes a resin layer, a first plating layer forming internal terminals, a plating layer forming wiring portions and a second plating layer forming external terminals. The first plating layer is formed in the resin layer with lower faces thereof uncovered in a bottom surface of the resin layer. The plating layer forming wiring portions is formed on the first plating layer in the resin layer. The second plating layer is formed in the resin layer on partial areas within areas of the plating layer forming wiring portions, with upper faces thereof being uncovered on a top-surface side of the resin layer. On a bottom-surface side of the resin layer, a metal frame is formed at a margin around an aggregate of individual wiring members arrayed in the matrix.
format Patent
fullrecord <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_KR20190013841A</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>KR20190013841A</sourcerecordid><originalsourceid>FETCH-epo_espacenet_KR20190013841A3</originalsourceid><addsrcrecordid>eNrjZHB83b3kzfQtb2dMVXi9Ycbr_pY3m7YovJm39M3OGW9mrQSKbXjTskDh9baGN_PWAHn9Cq-271B4s2DOm4UbgNyVrzdN5WFgTUvMKU7lhdLcDMpuriHOHrqpBfnxqcUFicmpeakl8d5BRgaGlgYGhsYWJoaOxsSpAgCxvkSX</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>다열형 반도체 장치용 배선 부재 및 그 제조 방법</title><source>esp@cenet</source><creator>HISHIKI KAORU ; IIDANI ICHINORI</creator><creatorcontrib>HISHIKI KAORU ; IIDANI ICHINORI</creatorcontrib><description>본 발명은 반도체 장치의 박형화, 소형화, 단자부의 도금 피막과 수지의 밀착성의 향상, 내부 단자측 도금층의 면 및 내부 단자부의 높이의 균일화, 수지의 휘어짐 경감, 반도체 장치 제조시의 공정수 삭감, 고신뢰성으로 고수율의 양산화가 가능한 다열형 반도체 장치용 배선 부재를 제공하는 것을 과제로 한다. 수지층(15)의 한쪽 면(15a)의 미리 정해진 부위에 내부 단자가 되는 도금층(11)이 하면이 면(15a)에 노출 상태로 형성되고, 도금층(11)과 접속하는 배선부가 되는 도금층(12)이 형성되고, 도금층(12)의 영역 내에서 부분적으로 외부 단자가 되는 도금층(13)이 상면이 수지층의 다른쪽 면(15b)으로부터 노출 상태로 형성되고, 내부 단자와 배선부와 외부 단자를 구성하는 도금층의 적층체의 측면이 대략 L자형인 반도체 장치용 배선 부재가 매트릭스형으로 배열되고, 수지층의 한쪽 면의, 반도체 장치용 배선 부재의 집합체의 외주 영역에 금속 프레임부(16)가 형성되어 있다. A multi-row wiring member configured of a plurality of wiring members arrayed in a matrix includes a resin layer, a first plating layer forming internal terminals, a plating layer forming wiring portions and a second plating layer forming external terminals. The first plating layer is formed in the resin layer with lower faces thereof uncovered in a bottom surface of the resin layer. The plating layer forming wiring portions is formed on the first plating layer in the resin layer. The second plating layer is formed in the resin layer on partial areas within areas of the plating layer forming wiring portions, with upper faces thereof being uncovered on a top-surface side of the resin layer. On a bottom-surface side of the resin layer, a metal frame is formed at a margin around an aggregate of individual wiring members arrayed in the matrix.</description><language>kor</language><subject>BASIC ELECTRIC ELEMENTS ; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ; ELECTRICITY ; SEMICONDUCTOR DEVICES</subject><creationdate>2019</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20190211&amp;DB=EPODOC&amp;CC=KR&amp;NR=20190013841A$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,776,881,25542,76290</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20190211&amp;DB=EPODOC&amp;CC=KR&amp;NR=20190013841A$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>HISHIKI KAORU</creatorcontrib><creatorcontrib>IIDANI ICHINORI</creatorcontrib><title>다열형 반도체 장치용 배선 부재 및 그 제조 방법</title><description>본 발명은 반도체 장치의 박형화, 소형화, 단자부의 도금 피막과 수지의 밀착성의 향상, 내부 단자측 도금층의 면 및 내부 단자부의 높이의 균일화, 수지의 휘어짐 경감, 반도체 장치 제조시의 공정수 삭감, 고신뢰성으로 고수율의 양산화가 가능한 다열형 반도체 장치용 배선 부재를 제공하는 것을 과제로 한다. 수지층(15)의 한쪽 면(15a)의 미리 정해진 부위에 내부 단자가 되는 도금층(11)이 하면이 면(15a)에 노출 상태로 형성되고, 도금층(11)과 접속하는 배선부가 되는 도금층(12)이 형성되고, 도금층(12)의 영역 내에서 부분적으로 외부 단자가 되는 도금층(13)이 상면이 수지층의 다른쪽 면(15b)으로부터 노출 상태로 형성되고, 내부 단자와 배선부와 외부 단자를 구성하는 도금층의 적층체의 측면이 대략 L자형인 반도체 장치용 배선 부재가 매트릭스형으로 배열되고, 수지층의 한쪽 면의, 반도체 장치용 배선 부재의 집합체의 외주 영역에 금속 프레임부(16)가 형성되어 있다. A multi-row wiring member configured of a plurality of wiring members arrayed in a matrix includes a resin layer, a first plating layer forming internal terminals, a plating layer forming wiring portions and a second plating layer forming external terminals. The first plating layer is formed in the resin layer with lower faces thereof uncovered in a bottom surface of the resin layer. The plating layer forming wiring portions is formed on the first plating layer in the resin layer. The second plating layer is formed in the resin layer on partial areas within areas of the plating layer forming wiring portions, with upper faces thereof being uncovered on a top-surface side of the resin layer. On a bottom-surface side of the resin layer, a metal frame is formed at a margin around an aggregate of individual wiring members arrayed in the matrix.</description><subject>BASIC ELECTRIC ELEMENTS</subject><subject>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</subject><subject>ELECTRICITY</subject><subject>SEMICONDUCTOR DEVICES</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2019</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZHB83b3kzfQtb2dMVXi9Ycbr_pY3m7YovJm39M3OGW9mrQSKbXjTskDh9baGN_PWAHn9Cq-271B4s2DOm4UbgNyVrzdN5WFgTUvMKU7lhdLcDMpuriHOHrqpBfnxqcUFicmpeakl8d5BRgaGlgYGhsYWJoaOxsSpAgCxvkSX</recordid><startdate>20190211</startdate><enddate>20190211</enddate><creator>HISHIKI KAORU</creator><creator>IIDANI ICHINORI</creator><scope>EVB</scope></search><sort><creationdate>20190211</creationdate><title>다열형 반도체 장치용 배선 부재 및 그 제조 방법</title><author>HISHIKI KAORU ; IIDANI ICHINORI</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_KR20190013841A3</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>kor</language><creationdate>2019</creationdate><topic>BASIC ELECTRIC ELEMENTS</topic><topic>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</topic><topic>ELECTRICITY</topic><topic>SEMICONDUCTOR DEVICES</topic><toplevel>online_resources</toplevel><creatorcontrib>HISHIKI KAORU</creatorcontrib><creatorcontrib>IIDANI ICHINORI</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>HISHIKI KAORU</au><au>IIDANI ICHINORI</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>다열형 반도체 장치용 배선 부재 및 그 제조 방법</title><date>2019-02-11</date><risdate>2019</risdate><abstract>본 발명은 반도체 장치의 박형화, 소형화, 단자부의 도금 피막과 수지의 밀착성의 향상, 내부 단자측 도금층의 면 및 내부 단자부의 높이의 균일화, 수지의 휘어짐 경감, 반도체 장치 제조시의 공정수 삭감, 고신뢰성으로 고수율의 양산화가 가능한 다열형 반도체 장치용 배선 부재를 제공하는 것을 과제로 한다. 수지층(15)의 한쪽 면(15a)의 미리 정해진 부위에 내부 단자가 되는 도금층(11)이 하면이 면(15a)에 노출 상태로 형성되고, 도금층(11)과 접속하는 배선부가 되는 도금층(12)이 형성되고, 도금층(12)의 영역 내에서 부분적으로 외부 단자가 되는 도금층(13)이 상면이 수지층의 다른쪽 면(15b)으로부터 노출 상태로 형성되고, 내부 단자와 배선부와 외부 단자를 구성하는 도금층의 적층체의 측면이 대략 L자형인 반도체 장치용 배선 부재가 매트릭스형으로 배열되고, 수지층의 한쪽 면의, 반도체 장치용 배선 부재의 집합체의 외주 영역에 금속 프레임부(16)가 형성되어 있다. A multi-row wiring member configured of a plurality of wiring members arrayed in a matrix includes a resin layer, a first plating layer forming internal terminals, a plating layer forming wiring portions and a second plating layer forming external terminals. The first plating layer is formed in the resin layer with lower faces thereof uncovered in a bottom surface of the resin layer. The plating layer forming wiring portions is formed on the first plating layer in the resin layer. The second plating layer is formed in the resin layer on partial areas within areas of the plating layer forming wiring portions, with upper faces thereof being uncovered on a top-surface side of the resin layer. On a bottom-surface side of the resin layer, a metal frame is formed at a margin around an aggregate of individual wiring members arrayed in the matrix.</abstract><oa>free_for_read</oa></addata></record>
fulltext fulltext_linktorsrc
identifier
ispartof
issn
language kor
recordid cdi_epo_espacenet_KR20190013841A
source esp@cenet
subjects BASIC ELECTRIC ELEMENTS
ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
ELECTRICITY
SEMICONDUCTOR DEVICES
title 다열형 반도체 장치용 배선 부재 및 그 제조 방법
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-01-31T14%3A49%3A14IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=HISHIKI%20KAORU&rft.date=2019-02-11&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EKR20190013841A%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true