A semiconductor device and method of manufacturing the semiconductor device

Provided is a semiconductor device which comprises: an active pin protruding from a surface of a substrate and extended in a first direction; and gate structures disposed on the active pin and extended in a second direction crossing the first direction, wherein a gate insulation film, a gate electrode and a capping pattern are stacked on the gate structures. The semiconductor device further comprises: a first contact structure including a first lower contact coming in contact with some part of the surface of the active pin between the gate structures and a first upper contact coming in contact with the upper surface of the first lower contact; a second contact structure including a second lower contact penetrating the capping pattern included in some of the gate structures to come in contact with the upper surface of the gate electrode, and a second upper contact coming in contact with the second lower contact; and a third contact structure including a third lower contact penetrating the capping pattern included in some of the gate structures to come in contact with the upper surface of the gate electrode, and at the same time, with the surface of the active pin adjacent to one side of the gate structure, and a third upper contact coming in contact with the upper surface of the third lower contact. The semiconductor device has excellent electrical properties. 반도체 소자는 기판 표면 상으로 돌출되고 제1 방향으로 연장되는 액티브 핀 상에, 상기 제1 방향과 교차하는 제2 방향으로 연장되고, 게이트 절연막, 게이트 전극 및 캡핑 패턴이 적층되는 게이트 구조물들이 구비된다. 상기 게이트 구조물들 사이의 상기 액티브 핀의 일부 표면과 접촉하는 제1 하부 콘택 및 상기 제1 하부 콘택의 상부면과 접촉하는 제1 상부 콘택을 포함하는 제1 콘택 구조물이 구비된다. 일부의 상기 게이트 구조물들에 포함된 캡핑 패턴을 관통하여 상기 게이트 전극의 상부면과 접촉하는 제2 하부 콘택 및 상기 제2 하부 콘택의 상부면과 접촉하는 제2 상부 콘택을 포함하는 제2 콘택 구조물이 구비된다. 일부의 상기 게이트 구조물들에 포함된 캡핑 패턴을 관통하여 상기 게이트 전극의 상부면과 접촉하면서 동시에 상기 게이트 구조물의 일 측과 인접하는 액티브 핀의 표면과 접촉하는 제3 하부 콘택 및 상기 제3 하부 콘택의 상부면과 접촉하는 제3 상부 콘택을 포함하는 제3 콘택 구조물이 구비된다. 상기 반도체 소자는 우수한 전기적 특성을 가질 수 있다.