Semiconductor Memory Apparatus and Method for Training of Reference Voltage
According to an embodiment of the present invention, a semiconductor memory device comprises: setting a reference pad reference voltage by training a first initial data reference voltage for one reference pad among a plurality of input and output pads in a training mode of the data reference voltage...
Gespeichert in:
| 1. Verfasser: | |
|---|---|
| Format: | Patent |
| Sprache: | eng ; kor |
| Schlagworte: | |
| Online-Zugang: | Volltext bestellen |
| Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
| Zusammenfassung: | According to an embodiment of the present invention, a semiconductor memory device comprises: setting a reference pad reference voltage by training a first initial data reference voltage for one reference pad among a plurality of input and output pads in a training mode of the data reference voltage; and training a second initial data reference voltage, which is the reference pad reference voltage, for each of other input and output pads so as to train the data reference voltage for each of the other input and output pads.
본 기술의 일 실시예에 의한 반도체 메모리 장치는 데이터 기준전압 트레이닝 모드시 복수의 입출력 패드 중 어느 하나인 기준패드에 대하여 제 1 초기 데이터 기준전압을 트레이닝하여 기준패드 기준전압을 설정하며, 나머지 입출력 패드 각각에 대하여 기준패드 기준전압인 제 2 초기 데이터 기준전압을 트레이닝하여 나머지 입출력 패드 각각에 대한 데이터 기준전압을 트레이닝하도록 구성될 수 있다. |
|---|