Semiconductor device

The present invention provides a semiconductor device which can increase a usage area of a chip and improve a degree of integration. The semiconductor device comprises: a first and a second pin-type pattern separated from each other, wherein short edges thereof face each other; a first field insulat...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: HWANG, JUN SUN, LEE, JEONG HYO, YOU, JUNG GUN, UM, MYUNG YOON, KANG, DAE LIM, JEONG, BO CHEOL, CHUNG, JAE YUP
Format: Patent
Sprache:eng ; kor
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:The present invention provides a semiconductor device which can increase a usage area of a chip and improve a degree of integration. The semiconductor device comprises: a first and a second pin-type pattern separated from each other, wherein short edges thereof face each other; a first field insulation film arranged between the first and the second pin-type pattern; a second and a third field insulation film arranged between the first and the second pin-type pattern, wherein upper surfaces of the second and third insulation films individually protrude more than an upper surface of the first field insulation film does; a first gate crossing the first pin-type pattern on the first pin-type pattern; a second gate formed on the second field insulation film; and a third gate formed on the third field insulation film. A separation distance between the first gate and the second gate is equal to a separation distance between the second gate and the third gate. 칩의 이용 면적을 높이고 집적도를 향상시킬 수 있는 반도체 장치를 제공하는 것이다. 상기 반도체 장치는, 서로 간에 단변을 마주하고, 서로 간에 이격되는 제1 핀형 패턴 및 제2 핀형 패턴, 상기 제1 핀형 패턴 및 상기 제2 핀형 패턴의 주변에 배치되는 제1 필드 절연막, 상기 제1 핀형 패턴 및 상기 제2 핀형 패턴 사이에 배치되는 제2 필드 절연막 및 제3 필드 절연막으로, 상기 제2 및 제3 필드 절연막의 상면은 각각 상기 제1 필드 절연막의 상면보다 위로 돌출되는 제2 및 제3 필드 절연막, 상기 제1 핀형 패턴 상에, 상기 제1 핀형 패턴과 교차하는 제1 게이트, 상기 제2 필드 절연막 상에 형성되는 제2 게이트, 및 상기 제3 필드 절연막 상에 형성되는 제3 게이트을 포함하되, 상기 제1 게이트 및 상기 제2 게이트 사이의 이격된 거리는 상기 제2 게이트 및 상기 제3 게이트 사이의 이격된 거리와 동일하다.