INTEGRATED CIRCUIT WIRE-BONDED PACKAGE FLIP-CHIP PACKAGE AND MOBILE COMPUTING DEVICE FOR ENHANCING FRACTURE RESISTANCE OF INTERCONNECTS

비아 밀도를 증대시킴으로써 백엔드(back-end) 상호접속들 및 기타 이러한 상호접속 구조들의 파열 내성을 향상시키는 기술들 및 구조가 개시된다. 증대된 비아 밀도는, 예를 들어, 다이 내의 인접 회로 레이어들의 필러(filler)/더미화된(dummified) 부분(들) 내에 제공될 수 있다. 일부 경우들에서, 상부 회로 레이어의 전기적으로 고립된 (플로팅(floating)) 필러 라인은, 필러 라인들이 교차하는(cross/intersect) 곳에 대응하는 영역에서 하부 회로 레이어의 플로팅 필러 라인 상에 랜딩하는 비아를 포함할...

Ausführliche Beschreibung

Bibliographische Detailangaben

Hauptverfasser:	BHINGARDE SIDDHARTH B, KOBRINSKY MAURO J, PANTUSO DANIEL, O'DAY MICHAEL P, JEZEWSKI CHRISTOPHER J
Format:	Patent
Sprache:	eng ; kor
Schlagworte:	BASIC ELECTRIC ELEMENTS ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ELECTRICITY SEMICONDUCTOR DEVICES
Online-Zugang:	Volltext bestellen
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!