SEMICONDUCTOR DEVICE INCLUDING FIN-TYPE FIELD EFFECT TRANSISTOR

According to a technical concept of the present invention, a semiconductor device comprises: a semiconductor substrate; a fin-type structure formed on the semiconductor substrate; an insulation layer formed on the semiconductor substrate to have an upper surface lower than an upper surface of the fi...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
1. Verfasser: DONG YAOQI
Format: Patent
Sprache:eng ; kor
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:According to a technical concept of the present invention, a semiconductor device comprises: a semiconductor substrate; a fin-type structure formed on the semiconductor substrate; an insulation layer formed on the semiconductor substrate to have an upper surface lower than an upper surface of the fin-type structure; and a gate configured to cover a portion of the upper surface or portions of both sides of the fin-type structure. The gate has a first width at a first level from the upper surface of the insulation layer on a side of the fin-type structure and a second width at a second level lower than the first level. A width of the gate from the first level to the second level can be reduced from the first width to the second width. 본 발명의 기술적 사상에 따른 반도체 소자는, 반도체 기판; 상기 반도체 기판에 형성되는 핀형 구조물; 상기 핀형 구조물의 상면보다 낮은 상면을 갖도록 상기 반도체 기판에 형성되는 절연층; 및 상기 핀형 구조물의 상면의 일부 및 양 측면의 일부를 덮는 게이트;를 포함하고, 상기 게이트는 상기 핀형 구조물의 측면에서 상기 절연층의 상면으로부터 제1 레벨에 있는 제1 너비와, 상기 제1 레벨보다 낮은 제2 레벨에 있는 제2 너비를 갖고, 상기 제1 레벨로부터 상기 제2 레벨까지의 상기 게이트의 너비는 상기 제1 너비로부터 상기 제2 너비까지 좁아질 수 있다.