Synchronous semiconductor memory device

PURPOSE: A synchronous semiconductor memory device is provided to increase data alignment margin. CONSTITUTION: A data input buffer(22) buffers data applied from the external. A data strobe buffer(20) generates an internal data strobe signal by buffering a data strobe signal(DQS) applied from the external. A data strobe signal division unit(21) generates a number of data strobe pulses in sequence by receiving an edge of the inputted internal data strobe signal. A number of latching units(23,24,25,26) latch the data being output from the data input buffer in response to the data strobe pulse being output from the strobe signal division unit. A number of data alignment units(27,28) align data being output from each latching unit. And a number of transfer units(29,30) transfer the aligned data to a global input/output bus in response to each data input strobe clock. 본 발명은 반도체 메모리에 관한 것으로, 특히 동기식 반도체 메모리 소자의 데이터 입력 패스에 관한 것이다. 본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 데이터 정렬 마진을 증대시킬 수 있는 동기식 반도체 메모리 소자를 제공하는데 그 목적이 있다. 본 발명의 일 측면에 따르면, 외부로부터 인가된 데이터를 버퍼링하기 위한 데이터 입력 버퍼; 외부로부터 인가된 데이터 스트로브 신호를 버퍼링하여 내부 데이터 스트로브 신호를 생성하기 위한 데이터 스트로브 버퍼; 입력된 상기 내부 데이터 스트로브 신호의 에지를 받아 순차적으로 다수의 데이터 스트로브 펄스를 생성하기 위한 데이터 스트로브 신호 분할 수단; 상기 스트로브 신호 분할 수단으로부터 출력된 상기 데이터 스트로브 펄스에 응답하여 상기 데이터 입력 버퍼로부터 출력된 상기 데이터를 래치하기 위한 다수의 래칭 수단; 각각의 상기 래칭 수단으로부터 출력된 데이터를 정렬하기 위한 다수의 데이터 정렬 수단; 및 정렬된 데이터를 각각의 데이터입력 스트로브 클럭에 응답하여 글로벌 입/출력 버스에 전달하기 위한 다수의 전달 수단을 구비하는 동기식 반도체 메모리 소자가 제공된다.