Transistor having semiconductorized region from conductor
트랜지스터를 제공한다. 상기 트랜지스터는 제1 도전형의 축퇴반도체층을 포함한다. 상기 제1 도전형의 축퇴반도체층 하부에 캐리어 억제층이 쇼트키 접합된다. 상기 제1 도전형의 축퇴반도체층 상부에 게이트 전극이 위치한다. 상기 제1 도전형의 축퇴반도체층의 양단에 소오스 전극 및 드레인 전극이 접속한다. 상기 제1 도전형의 축퇴반도체층이 상기 캐리어 억제층에 접합된 영역은 반도체화된 반도체 영역이다....
Gespeichert in:
| Hauptverfasser: | , , , , |
|---|---|
| Format: | Patent |
| Sprache: | eng ; kor |
| Schlagworte: | |
| Online-Zugang: | Volltext bestellen |
| Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
| Zusammenfassung: | 트랜지스터를 제공한다. 상기 트랜지스터는 제1 도전형의 축퇴반도체층을 포함한다. 상기 제1 도전형의 축퇴반도체층 하부에 캐리어 억제층이 쇼트키 접합된다. 상기 제1 도전형의 축퇴반도체층 상부에 게이트 전극이 위치한다. 상기 제1 도전형의 축퇴반도체층의 양단에 소오스 전극 및 드레인 전극이 접속한다. 상기 제1 도전형의 축퇴반도체층이 상기 캐리어 억제층에 접합된 영역은 반도체화된 반도체 영역이다. |
|---|