MANUFACTURE OF SEMICONDUCTOR DEVICE

MANUFACTURE OF SEMICONDUCTOR DEVICE

본 발명은 고집적 반도체 소자의 접속장치에 관한 것으로 실리콘 기판에 절연막이 형성되고, 이 절연막이 제거된 버리드 콘택영역을 통해 상부에 형성되는 도전층 패턴이 실리콘 기판으로 콘택되는 접속장치에서, 도전층 패턴을 형성하는 식각공정시 도전층 패턴의 측면의 노출되는 실리콘 기판에 홈이 형성되는 것을 방지하기 위해 절연막의 버리드 콘택영역을 작게 하는 기술에 관한 것이다....

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: KIM, HAK-YOUL, CHOU, YOUNG-KEN, WHANG, JUN
Format: Patent
Sprache:eng ; kor
Schlagworte:
BASIC ELECTRIC ELEMENTS
ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
ELECTRICITY
SEMICONDUCTOR DEVICES
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page
container_issue
container_start_page
container_title
container_volume
creator KIM, HAK-YOUL
CHOU, YOUNG-KEN
WHANG, JUN
description 본 발명은 고집적 반도체 소자의 접속장치에 관한 것으로 실리콘 기판에 절연막이 형성되고, 이 절연막이 제거된 버리드 콘택영역을 통해 상부에 형성되는 도전층 패턴이 실리콘 기판으로 콘택되는 접속장치에서, 도전층 패턴을 형성하는 식각공정시 도전층 패턴의 측면의 노출되는 실리콘 기판에 홈이 형성되는 것을 방지하기 위해 절연막의 버리드 콘택영역을 작게 하는 기술에 관한 것이다.
format Patent
fullrecord <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_KR100220300BB1</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>KR100220300BB1</sourcerecordid><originalsourceid>FETCH-epo_espacenet_KR100220300BB13</originalsourceid><addsrcrecordid>eNrjZFD2dfQLdXN0DgkNclXwd1MIdvX1dPb3cwl1DvEPUnBxDfN0duVhYE1LzClO5YXS3AzKbq4hzh66qQX58anFBYnJqXmpJfHeQYYGBkZGBsYGBk5OhsbEqQIA6ysjnQ</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>MANUFACTURE OF SEMICONDUCTOR DEVICE</title><source>esp@cenet</source><creator>KIM, HAK-YOUL ; CHOU, YOUNG-KEN ; WHANG, JUN</creator><creatorcontrib>KIM, HAK-YOUL ; CHOU, YOUNG-KEN ; WHANG, JUN</creatorcontrib><description>본 발명은 고집적 반도체 소자의 접속장치에 관한 것으로 실리콘 기판에 절연막이 형성되고, 이 절연막이 제거된 버리드 콘택영역을 통해 상부에 형성되는 도전층 패턴이 실리콘 기판으로 콘택되는 접속장치에서, 도전층 패턴을 형성하는 식각공정시 도전층 패턴의 측면의 노출되는 실리콘 기판에 홈이 형성되는 것을 방지하기 위해 절연막의 버리드 콘택영역을 작게 하는 기술에 관한 것이다.</description><edition>6</edition><language>eng ; kor</language><subject>BASIC ELECTRIC ELEMENTS ; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ; ELECTRICITY ; SEMICONDUCTOR DEVICES</subject><creationdate>1999</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=19990915&amp;DB=EPODOC&amp;CC=KR&amp;NR=100220300B1$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,776,881,25542,76290</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=19990915&amp;DB=EPODOC&amp;CC=KR&amp;NR=100220300B1$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>KIM, HAK-YOUL</creatorcontrib><creatorcontrib>CHOU, YOUNG-KEN</creatorcontrib><creatorcontrib>WHANG, JUN</creatorcontrib><title>MANUFACTURE OF SEMICONDUCTOR DEVICE</title><description>본 발명은 고집적 반도체 소자의 접속장치에 관한 것으로 실리콘 기판에 절연막이 형성되고, 이 절연막이 제거된 버리드 콘택영역을 통해 상부에 형성되는 도전층 패턴이 실리콘 기판으로 콘택되는 접속장치에서, 도전층 패턴을 형성하는 식각공정시 도전층 패턴의 측면의 노출되는 실리콘 기판에 홈이 형성되는 것을 방지하기 위해 절연막의 버리드 콘택영역을 작게 하는 기술에 관한 것이다.</description><subject>BASIC ELECTRIC ELEMENTS</subject><subject>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</subject><subject>ELECTRICITY</subject><subject>SEMICONDUCTOR DEVICES</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>1999</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZFD2dfQLdXN0DgkNclXwd1MIdvX1dPb3cwl1DvEPUnBxDfN0duVhYE1LzClO5YXS3AzKbq4hzh66qQX58anFBYnJqXmpJfHeQYYGBkZGBsYGBk5OhsbEqQIA6ysjnQ</recordid><startdate>19990915</startdate><enddate>19990915</enddate><creator>KIM, HAK-YOUL</creator><creator>CHOU, YOUNG-KEN</creator><creator>WHANG, JUN</creator><scope>EVB</scope></search><sort><creationdate>19990915</creationdate><title>MANUFACTURE OF SEMICONDUCTOR DEVICE</title><author>KIM, HAK-YOUL ; CHOU, YOUNG-KEN ; WHANG, JUN</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_KR100220300BB13</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; kor</language><creationdate>1999</creationdate><topic>BASIC ELECTRIC ELEMENTS</topic><topic>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</topic><topic>ELECTRICITY</topic><topic>SEMICONDUCTOR DEVICES</topic><toplevel>online_resources</toplevel><creatorcontrib>KIM, HAK-YOUL</creatorcontrib><creatorcontrib>CHOU, YOUNG-KEN</creatorcontrib><creatorcontrib>WHANG, JUN</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>KIM, HAK-YOUL</au><au>CHOU, YOUNG-KEN</au><au>WHANG, JUN</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>MANUFACTURE OF SEMICONDUCTOR DEVICE</title><date>1999-09-15</date><risdate>1999</risdate><abstract>본 발명은 고집적 반도체 소자의 접속장치에 관한 것으로 실리콘 기판에 절연막이 형성되고, 이 절연막이 제거된 버리드 콘택영역을 통해 상부에 형성되는 도전층 패턴이 실리콘 기판으로 콘택되는 접속장치에서, 도전층 패턴을 형성하는 식각공정시 도전층 패턴의 측면의 노출되는 실리콘 기판에 홈이 형성되는 것을 방지하기 위해 절연막의 버리드 콘택영역을 작게 하는 기술에 관한 것이다.</abstract><edition>6</edition><oa>free_for_read</oa></addata></record>
fulltext fulltext_linktorsrc
identifier
ispartof
issn
language eng ; kor
recordid cdi_epo_espacenet_KR100220300BB1
source esp@cenet
subjects BASIC ELECTRIC ELEMENTS
ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
ELECTRICITY
SEMICONDUCTOR DEVICES
title MANUFACTURE OF SEMICONDUCTOR DEVICE
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-01-31T20%3A55%3A17IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=KIM,%20HAK-YOUL&rft.date=1999-09-15&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EKR100220300BB1%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true