MANUFACTURING METHOD OF SWITCHING ELEMENT

To suppress variation of a thickness of an electric field relaxation region.SOLUTION: A manufacturing method of a switching element, includes: a step of preparing a semiconductor substrate having an n-type first semiconductor layer; a first implantation step of implanting a p-type impurity to one part of a front surface of the first semiconductor layer to form a first p-type region into the first semiconductor layer; a step of performing an epitaxial growth of an n-type second semiconductor layer onto the first semiconductor layer; a second implantation step of implanting the p-type impurity to one part of the front surface of the second semiconductor layer to form a second p-type region connected to the first p-type region into the second semiconductor layer; a step of performing the epitaxial growth of a third semiconductor layer onto the second semiconductor layer; and a step of forming a trench so that a bottom surface of the trench is positioned into the second p-type region to the front surface of the third semiconductor layer. An electric field relaxation region is formed by the first p-type region and the second p-type region.SELECTED DRAWING: Figure 8 【課題】 電界緩和領域の厚さのばらつきを抑制する。【解決手段】 スイッチング素子の製造方法であって、ｎ型の第１半導体層を有する半導体基板を準備する工程と、前記第１半導体層の表面の一部にｐ型不純物を注入することによって前記第１半導体層内に第１ｐ型領域を形成する第１注入工程と、前記第１半導体層上にｎ型の第２半導体層をエピタキシャル成長させる工程と、前記第２半導体層の表面の一部にｐ型不純物を注入することによって前記第２半導体層内に前記第１ｐ型領域に繋がる第２ｐ型領域を形成する第２注入工程と、前記第２半導体層上に第３半導体層をエピタキシャル成長させる工程と、 前記第３半導体層の表面にトレンチの底面が前記第２ｐ型領域内に位置するように前記トレンチを形成する工程、を有する。前記第１ｐ型領域と前記第２ｐ型領域によって前記電界緩和領域が形成される。【選択図】図８