NONVOLATILE SEMICONDUCTOR STORAGE DEVICE AND MANUFACTURING METHOD FOR THE SAME
To provide a nonvolatile semiconductor storage device.SOLUTION: In an embodiment, a cell block includes a plurality of memory cells and a selection transistor. The memory cells are connected in parallel between local source lines and local bit lines in accordance with a plurality of word lines. The...
Gespeichert in:
Hauptverfasser: | , , , |
---|---|
Format: | Patent |
Sprache: | eng ; jpn |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
container_end_page | |
---|---|
container_issue | |
container_start_page | |
container_title | |
container_volume | |
creator | TAKAHASHI KENSUKE ISHIMOTO YASUMI TAKASHIMA DAIZABURO KAI NAOKI |
description | To provide a nonvolatile semiconductor storage device.SOLUTION: In an embodiment, a cell block includes a plurality of memory cells and a selection transistor. The memory cells are connected in parallel between local source lines and local bit lines in accordance with a plurality of word lines. The selection transistor is connected between the local bit line and a bit line. The memory cell includes a cell transistor and a resistance change element. A gate of the cell transistor is connected to the word line. The resistance change element is connected in series to the cell transistor between the local source line and the local bit line. The word lines are formed of a plurality of conductive films. The cell block is formed of a columnar structure penetrating the conductive films. The selection transistor and the local bit line are formed of a contact part made of a material different from the constituent material of the local bit line.SELECTED DRAWING: Figure 6
【課題】不揮発性半導体記憶装置を提供することを課題とする。【解決手段】実施形態によれば、セルブロックは、複数のメモリセルと選択トランジスタを有する。複数のメモリセルは、複数のワード線に対応してローカルソース線とローカルビット線の間に並列接続される。選択トランジスタは、ローカルビット線とビット線との間に接続される。メモリセルは、セルトランジスタと抵抗変化素子を有する。セルトランジスタのゲートがワード線に接続される。抵抗変化素子は、ローカルソース線とローカルビット線の間でセルトランジスタに対し直列に接続される。複数のワード線は、複数の導電膜で構成される。セルブロックは、複数の導電膜を貫通する柱状構造体で構成される。選択トランジスタとローカルビット線は、ローカルビット線の構成材料と異なる材料のコンタクト部で接続される。【選択図】図6 |
format | Patent |
fullrecord | <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_JP2024044191A</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>JP2024044191A</sourcerecordid><originalsourceid>FETCH-epo_espacenet_JP2024044191A3</originalsourceid><addsrcrecordid>eNqNi7EKwjAUALM4iPoPD3ehrVkcH8lLE2lepE26liJxEi3U_8cMfoDL3XK3FcyBx9BhdB3BQN6pwDqpGHoYCrAl0DQ6RYCswSMngyqm3nELnqINGkxpoy03etqLzWN-rvnw804cDUVlT3l5T3ld5nt-5c90vTVVIysp60uN57-iL5DbLwQ</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>NONVOLATILE SEMICONDUCTOR STORAGE DEVICE AND MANUFACTURING METHOD FOR THE SAME</title><source>esp@cenet</source><creator>TAKAHASHI KENSUKE ; ISHIMOTO YASUMI ; TAKASHIMA DAIZABURO ; KAI NAOKI</creator><creatorcontrib>TAKAHASHI KENSUKE ; ISHIMOTO YASUMI ; TAKASHIMA DAIZABURO ; KAI NAOKI</creatorcontrib><description>To provide a nonvolatile semiconductor storage device.SOLUTION: In an embodiment, a cell block includes a plurality of memory cells and a selection transistor. The memory cells are connected in parallel between local source lines and local bit lines in accordance with a plurality of word lines. The selection transistor is connected between the local bit line and a bit line. The memory cell includes a cell transistor and a resistance change element. A gate of the cell transistor is connected to the word line. The resistance change element is connected in series to the cell transistor between the local source line and the local bit line. The word lines are formed of a plurality of conductive films. The cell block is formed of a columnar structure penetrating the conductive films. The selection transistor and the local bit line are formed of a contact part made of a material different from the constituent material of the local bit line.SELECTED DRAWING: Figure 6
【課題】不揮発性半導体記憶装置を提供することを課題とする。【解決手段】実施形態によれば、セルブロックは、複数のメモリセルと選択トランジスタを有する。複数のメモリセルは、複数のワード線に対応してローカルソース線とローカルビット線の間に並列接続される。選択トランジスタは、ローカルビット線とビット線との間に接続される。メモリセルは、セルトランジスタと抵抗変化素子を有する。セルトランジスタのゲートがワード線に接続される。抵抗変化素子は、ローカルソース線とローカルビット線の間でセルトランジスタに対し直列に接続される。複数のワード線は、複数の導電膜で構成される。セルブロックは、複数の導電膜を貫通する柱状構造体で構成される。選択トランジスタとローカルビット線は、ローカルビット線の構成材料と異なる材料のコンタクト部で接続される。【選択図】図6</description><language>eng ; jpn</language><subject>ELECTRICITY</subject><creationdate>2024</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20240402&DB=EPODOC&CC=JP&NR=2024044191A$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,776,881,25543,76293</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20240402&DB=EPODOC&CC=JP&NR=2024044191A$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>TAKAHASHI KENSUKE</creatorcontrib><creatorcontrib>ISHIMOTO YASUMI</creatorcontrib><creatorcontrib>TAKASHIMA DAIZABURO</creatorcontrib><creatorcontrib>KAI NAOKI</creatorcontrib><title>NONVOLATILE SEMICONDUCTOR STORAGE DEVICE AND MANUFACTURING METHOD FOR THE SAME</title><description>To provide a nonvolatile semiconductor storage device.SOLUTION: In an embodiment, a cell block includes a plurality of memory cells and a selection transistor. The memory cells are connected in parallel between local source lines and local bit lines in accordance with a plurality of word lines. The selection transistor is connected between the local bit line and a bit line. The memory cell includes a cell transistor and a resistance change element. A gate of the cell transistor is connected to the word line. The resistance change element is connected in series to the cell transistor between the local source line and the local bit line. The word lines are formed of a plurality of conductive films. The cell block is formed of a columnar structure penetrating the conductive films. The selection transistor and the local bit line are formed of a contact part made of a material different from the constituent material of the local bit line.SELECTED DRAWING: Figure 6
【課題】不揮発性半導体記憶装置を提供することを課題とする。【解決手段】実施形態によれば、セルブロックは、複数のメモリセルと選択トランジスタを有する。複数のメモリセルは、複数のワード線に対応してローカルソース線とローカルビット線の間に並列接続される。選択トランジスタは、ローカルビット線とビット線との間に接続される。メモリセルは、セルトランジスタと抵抗変化素子を有する。セルトランジスタのゲートがワード線に接続される。抵抗変化素子は、ローカルソース線とローカルビット線の間でセルトランジスタに対し直列に接続される。複数のワード線は、複数の導電膜で構成される。セルブロックは、複数の導電膜を貫通する柱状構造体で構成される。選択トランジスタとローカルビット線は、ローカルビット線の構成材料と異なる材料のコンタクト部で接続される。【選択図】図6</description><subject>ELECTRICITY</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2024</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNqNi7EKwjAUALM4iPoPD3ehrVkcH8lLE2lepE26liJxEi3U_8cMfoDL3XK3FcyBx9BhdB3BQN6pwDqpGHoYCrAl0DQ6RYCswSMngyqm3nELnqINGkxpoy03etqLzWN-rvnw804cDUVlT3l5T3ld5nt-5c90vTVVIysp60uN57-iL5DbLwQ</recordid><startdate>20240402</startdate><enddate>20240402</enddate><creator>TAKAHASHI KENSUKE</creator><creator>ISHIMOTO YASUMI</creator><creator>TAKASHIMA DAIZABURO</creator><creator>KAI NAOKI</creator><scope>EVB</scope></search><sort><creationdate>20240402</creationdate><title>NONVOLATILE SEMICONDUCTOR STORAGE DEVICE AND MANUFACTURING METHOD FOR THE SAME</title><author>TAKAHASHI KENSUKE ; ISHIMOTO YASUMI ; TAKASHIMA DAIZABURO ; KAI NAOKI</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_JP2024044191A3</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; jpn</language><creationdate>2024</creationdate><topic>ELECTRICITY</topic><toplevel>online_resources</toplevel><creatorcontrib>TAKAHASHI KENSUKE</creatorcontrib><creatorcontrib>ISHIMOTO YASUMI</creatorcontrib><creatorcontrib>TAKASHIMA DAIZABURO</creatorcontrib><creatorcontrib>KAI NAOKI</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>TAKAHASHI KENSUKE</au><au>ISHIMOTO YASUMI</au><au>TAKASHIMA DAIZABURO</au><au>KAI NAOKI</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>NONVOLATILE SEMICONDUCTOR STORAGE DEVICE AND MANUFACTURING METHOD FOR THE SAME</title><date>2024-04-02</date><risdate>2024</risdate><abstract>To provide a nonvolatile semiconductor storage device.SOLUTION: In an embodiment, a cell block includes a plurality of memory cells and a selection transistor. The memory cells are connected in parallel between local source lines and local bit lines in accordance with a plurality of word lines. The selection transistor is connected between the local bit line and a bit line. The memory cell includes a cell transistor and a resistance change element. A gate of the cell transistor is connected to the word line. The resistance change element is connected in series to the cell transistor between the local source line and the local bit line. The word lines are formed of a plurality of conductive films. The cell block is formed of a columnar structure penetrating the conductive films. The selection transistor and the local bit line are formed of a contact part made of a material different from the constituent material of the local bit line.SELECTED DRAWING: Figure 6
【課題】不揮発性半導体記憶装置を提供することを課題とする。【解決手段】実施形態によれば、セルブロックは、複数のメモリセルと選択トランジスタを有する。複数のメモリセルは、複数のワード線に対応してローカルソース線とローカルビット線の間に並列接続される。選択トランジスタは、ローカルビット線とビット線との間に接続される。メモリセルは、セルトランジスタと抵抗変化素子を有する。セルトランジスタのゲートがワード線に接続される。抵抗変化素子は、ローカルソース線とローカルビット線の間でセルトランジスタに対し直列に接続される。複数のワード線は、複数の導電膜で構成される。セルブロックは、複数の導電膜を貫通する柱状構造体で構成される。選択トランジスタとローカルビット線は、ローカルビット線の構成材料と異なる材料のコンタクト部で接続される。【選択図】図6</abstract><oa>free_for_read</oa></addata></record> |
fulltext | fulltext_linktorsrc |
identifier | |
ispartof | |
issn | |
language | eng ; jpn |
recordid | cdi_epo_espacenet_JP2024044191A |
source | esp@cenet |
subjects | ELECTRICITY |
title | NONVOLATILE SEMICONDUCTOR STORAGE DEVICE AND MANUFACTURING METHOD FOR THE SAME |
url | https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-01-25T00%3A32%3A02IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=TAKAHASHI%20KENSUKE&rft.date=2024-04-02&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EJP2024044191A%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true |