MEMORY DEVICE

To improve the performance of a memory device while reducing the production cost thereof.SOLUTION: A memory device according to an embodiment includes a plurality of word lines, a plurality of bit lines, and a plurality of transistors. The word lines each extend in a first direction, and are arranged in a second direction. The bit lines each extend in the second direction, and are arranged in the first direction. The transistors include a plurality of first transistors each of which has a gate end coupled to a first word line and a plurality of second transistors each of which has a gate end coupled to a second word line. The first transistors and the second transistors are arranged to alternate in the first direction. The bit lines include first to fourth bit lines. The first and third bit lines are coupled to the other end of each of the first and second transistors, respectively. The second and fourth bit lines are coupled to the other end of each of the first or second transistors.SELECTED DRAWING: Figure 5 【課題】メモリデバイスの性能を向上させ且つ製造コストを抑制する。【解決手段】実施形態のメモリデバイスは、複数のワード線と、複数のビット線と、複数のトランジスタとを含む。複数のワード線は、各々が第１方向に延伸して設けられ、第２方向に並んでいる。複数のビット線は、各々が第２方向に延伸して設けられ、第１方向に並んでいる。複数のトランジスタは、ゲート端が第１ワード線に接続された複数の第１トランジスタと、ゲート端が第２ワード線に接続された複数の第２トランジスタとを含む。複数の第１トランジスタと、複数の第２トランジスタとは、第１方向において互い違いに配置される。複数のビット線は、第１乃至第４ビット線を含む。第１及び第３ビット線は、第１及び第２トランジスタのそれぞれの他端に接続される。第２及び第４ビット線は、第１又は第２トランジスタの他端に接続される。【選択図】図５