SEMICONDUCTOR DEVICE

To achieve a constitution where an analog output signal from one semiconductor chip is input to a circuit in the other semiconductor chip to prevent the effect of noise.SOLUTION: A semiconductor device comprises: at least two semiconductor chips 2, 3 encapsulated in a package 4 in which one semicond...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
1. Verfasser: KISHIMOTO KEIJI
Format: Patent
Sprache:eng ; jpn
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page
container_issue
container_start_page
container_title
container_volume
creator KISHIMOTO KEIJI
description To achieve a constitution where an analog output signal from one semiconductor chip is input to a circuit in the other semiconductor chip to prevent the effect of noise.SOLUTION: A semiconductor device comprises: at least two semiconductor chips 2, 3 encapsulated in a package 4 in which one semiconductor chip 2 has an output circuit 5 for outputting an analog signal and a pad 6 from which an analog signal is output and the other semiconductor chip 3 has an input circuit 8 for inputting an analog signal and a pad 9 to which an analog signal is input; and a lead terminal 12, 30 for connection with a capacitor outside the package 4, which is embedded in the package 4. The lead terminal 12, 30 has an extension part 31, 41 and one end of the extension part 31, 41 is subjected to wire bonding with the pad 6 of the semiconductor chip 2 and the other end of the extension part 31, 41 is subjected to wire bonding with the pad 9 of the semiconductor chip 3.SELECTED DRAWING: Figure 5 【課題】一方の半導体チップからのアナログの出力信号を、他方の半導体チップ内の回路へ入力させるように構成されたものであって、ノイズの影響を防止する。【解決手段】半導体装置は、パッケージ4内に少なくとも2個の半導体チップ2、3を封止したものであって、一方の半導体チップ2は、アナログ信号を出力する出力回路5と、アナログ信号が出力されるパッド6とを有し、他方の半導体チップ3は、アナログ信号を入力する入力回路8と、アナログ信号が入力されるパッド9とを有し、パッケージ4に埋設されパッケージ4の外部のコンデンサに接続するためのリード端子12、30を備え、リード端子12、30に延長部31、41を設け、延長部31、41の一方の端部と半導体チップ2のパッド6との間をワイヤボンディングし、延長部31、41の他方の端部と半導体チップ3のパッド9との間をワイヤボンディングするように構成したものである。【選択図】図5
format Patent
fullrecord <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_JP2019040905A</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>JP2019040905A</sourcerecordid><originalsourceid>FETCH-epo_espacenet_JP2019040905A3</originalsourceid><addsrcrecordid>eNrjZBAJdvX1dPb3cwl1DvEPUnBxDfN0duVhYE1LzClO5YXS3AxKbq4hzh66qQX58anFBYnJqXmpJfFeAUYGhpYGJgaWBqaOxkQpAgC9Kh8a</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>SEMICONDUCTOR DEVICE</title><source>esp@cenet</source><creator>KISHIMOTO KEIJI</creator><creatorcontrib>KISHIMOTO KEIJI</creatorcontrib><description>To achieve a constitution where an analog output signal from one semiconductor chip is input to a circuit in the other semiconductor chip to prevent the effect of noise.SOLUTION: A semiconductor device comprises: at least two semiconductor chips 2, 3 encapsulated in a package 4 in which one semiconductor chip 2 has an output circuit 5 for outputting an analog signal and a pad 6 from which an analog signal is output and the other semiconductor chip 3 has an input circuit 8 for inputting an analog signal and a pad 9 to which an analog signal is input; and a lead terminal 12, 30 for connection with a capacitor outside the package 4, which is embedded in the package 4. The lead terminal 12, 30 has an extension part 31, 41 and one end of the extension part 31, 41 is subjected to wire bonding with the pad 6 of the semiconductor chip 2 and the other end of the extension part 31, 41 is subjected to wire bonding with the pad 9 of the semiconductor chip 3.SELECTED DRAWING: Figure 5 【課題】一方の半導体チップからのアナログの出力信号を、他方の半導体チップ内の回路へ入力させるように構成されたものであって、ノイズの影響を防止する。【解決手段】半導体装置は、パッケージ4内に少なくとも2個の半導体チップ2、3を封止したものであって、一方の半導体チップ2は、アナログ信号を出力する出力回路5と、アナログ信号が出力されるパッド6とを有し、他方の半導体チップ3は、アナログ信号を入力する入力回路8と、アナログ信号が入力されるパッド9とを有し、パッケージ4に埋設されパッケージ4の外部のコンデンサに接続するためのリード端子12、30を備え、リード端子12、30に延長部31、41を設け、延長部31、41の一方の端部と半導体チップ2のパッド6との間をワイヤボンディングし、延長部31、41の他方の端部と半導体チップ3のパッド9との間をワイヤボンディングするように構成したものである。【選択図】図5</description><language>eng ; jpn</language><subject>BASIC ELECTRIC ELEMENTS ; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ; ELECTRICITY ; SEMICONDUCTOR DEVICES</subject><creationdate>2019</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20190314&amp;DB=EPODOC&amp;CC=JP&amp;NR=2019040905A$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,776,881,25542,76290</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20190314&amp;DB=EPODOC&amp;CC=JP&amp;NR=2019040905A$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>KISHIMOTO KEIJI</creatorcontrib><title>SEMICONDUCTOR DEVICE</title><description>To achieve a constitution where an analog output signal from one semiconductor chip is input to a circuit in the other semiconductor chip to prevent the effect of noise.SOLUTION: A semiconductor device comprises: at least two semiconductor chips 2, 3 encapsulated in a package 4 in which one semiconductor chip 2 has an output circuit 5 for outputting an analog signal and a pad 6 from which an analog signal is output and the other semiconductor chip 3 has an input circuit 8 for inputting an analog signal and a pad 9 to which an analog signal is input; and a lead terminal 12, 30 for connection with a capacitor outside the package 4, which is embedded in the package 4. The lead terminal 12, 30 has an extension part 31, 41 and one end of the extension part 31, 41 is subjected to wire bonding with the pad 6 of the semiconductor chip 2 and the other end of the extension part 31, 41 is subjected to wire bonding with the pad 9 of the semiconductor chip 3.SELECTED DRAWING: Figure 5 【課題】一方の半導体チップからのアナログの出力信号を、他方の半導体チップ内の回路へ入力させるように構成されたものであって、ノイズの影響を防止する。【解決手段】半導体装置は、パッケージ4内に少なくとも2個の半導体チップ2、3を封止したものであって、一方の半導体チップ2は、アナログ信号を出力する出力回路5と、アナログ信号が出力されるパッド6とを有し、他方の半導体チップ3は、アナログ信号を入力する入力回路8と、アナログ信号が入力されるパッド9とを有し、パッケージ4に埋設されパッケージ4の外部のコンデンサに接続するためのリード端子12、30を備え、リード端子12、30に延長部31、41を設け、延長部31、41の一方の端部と半導体チップ2のパッド6との間をワイヤボンディングし、延長部31、41の他方の端部と半導体チップ3のパッド9との間をワイヤボンディングするように構成したものである。【選択図】図5</description><subject>BASIC ELECTRIC ELEMENTS</subject><subject>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</subject><subject>ELECTRICITY</subject><subject>SEMICONDUCTOR DEVICES</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2019</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZBAJdvX1dPb3cwl1DvEPUnBxDfN0duVhYE1LzClO5YXS3AxKbq4hzh66qQX58anFBYnJqXmpJfFeAUYGhpYGJgaWBqaOxkQpAgC9Kh8a</recordid><startdate>20190314</startdate><enddate>20190314</enddate><creator>KISHIMOTO KEIJI</creator><scope>EVB</scope></search><sort><creationdate>20190314</creationdate><title>SEMICONDUCTOR DEVICE</title><author>KISHIMOTO KEIJI</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_JP2019040905A3</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; jpn</language><creationdate>2019</creationdate><topic>BASIC ELECTRIC ELEMENTS</topic><topic>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</topic><topic>ELECTRICITY</topic><topic>SEMICONDUCTOR DEVICES</topic><toplevel>online_resources</toplevel><creatorcontrib>KISHIMOTO KEIJI</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>KISHIMOTO KEIJI</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>SEMICONDUCTOR DEVICE</title><date>2019-03-14</date><risdate>2019</risdate><abstract>To achieve a constitution where an analog output signal from one semiconductor chip is input to a circuit in the other semiconductor chip to prevent the effect of noise.SOLUTION: A semiconductor device comprises: at least two semiconductor chips 2, 3 encapsulated in a package 4 in which one semiconductor chip 2 has an output circuit 5 for outputting an analog signal and a pad 6 from which an analog signal is output and the other semiconductor chip 3 has an input circuit 8 for inputting an analog signal and a pad 9 to which an analog signal is input; and a lead terminal 12, 30 for connection with a capacitor outside the package 4, which is embedded in the package 4. The lead terminal 12, 30 has an extension part 31, 41 and one end of the extension part 31, 41 is subjected to wire bonding with the pad 6 of the semiconductor chip 2 and the other end of the extension part 31, 41 is subjected to wire bonding with the pad 9 of the semiconductor chip 3.SELECTED DRAWING: Figure 5 【課題】一方の半導体チップからのアナログの出力信号を、他方の半導体チップ内の回路へ入力させるように構成されたものであって、ノイズの影響を防止する。【解決手段】半導体装置は、パッケージ4内に少なくとも2個の半導体チップ2、3を封止したものであって、一方の半導体チップ2は、アナログ信号を出力する出力回路5と、アナログ信号が出力されるパッド6とを有し、他方の半導体チップ3は、アナログ信号を入力する入力回路8と、アナログ信号が入力されるパッド9とを有し、パッケージ4に埋設されパッケージ4の外部のコンデンサに接続するためのリード端子12、30を備え、リード端子12、30に延長部31、41を設け、延長部31、41の一方の端部と半導体チップ2のパッド6との間をワイヤボンディングし、延長部31、41の他方の端部と半導体チップ3のパッド9との間をワイヤボンディングするように構成したものである。【選択図】図5</abstract><oa>free_for_read</oa></addata></record>
fulltext fulltext_linktorsrc
identifier
ispartof
issn
language eng ; jpn
recordid cdi_epo_espacenet_JP2019040905A
source esp@cenet
subjects BASIC ELECTRIC ELEMENTS
ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
ELECTRICITY
SEMICONDUCTOR DEVICES
title SEMICONDUCTOR DEVICE
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-01-31T09%3A47%3A22IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=KISHIMOTO%20KEIJI&rft.date=2019-03-14&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EJP2019040905A%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true