APPARATUS AND METHOD
PROBLEM TO BE SOLVED: To provide multiple efficient reduction operation means on an array of data elements.SOLUTION: A processor includes execution circuitry to: receive a vector reduction instruction to reduce an array of data elements stored in a source operand to a result in a destination operand...
Gespeichert in:
| Hauptverfasser: | , , , |
|---|---|
| Format: | Patent |
| Sprache: | eng ; jpn |
| Schlagworte: | |
| Online-Zugang: | Volltext bestellen |
| Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
| container_end_page | |
|---|---|
| container_issue | |
| container_start_page | |
| container_title | |
| container_volume | |
| creator | ABHAY S KANHERE MUAWYA M AL-OTOOM PAUL CAPRIOLI JEFFREY J COOK |
| description | PROBLEM TO BE SOLVED: To provide multiple efficient reduction operation means on an array of data elements.SOLUTION: A processor includes execution circuitry to: receive a vector reduction instruction to reduce an array of data elements stored in a source operand to a result in a destination operand using a reduction operator. Each of the source operand and the destination operand is one of vector registers 310, 320. In response to the vector reduction instruction, the execution circuitry applies the reduction operator to two of the data elements in each lane, and shifts one or more remaining data elements when there is at least one of the data elements remaining in each lane.SELECTED DRAWING: Figure 3A
【課題】複数のデータ要素アレイにおける効率的な複数のリダクション演算処理手段を提供する。【解決手段】プロセッサは、ベクトルリダクション命令を受信し、ソースオペランドに格納された複数のデータ要素のアレイを、リダクション演算子を用いてデスティネーションオペランドにおける結果に縮小する実行回路を含む。ソースオペランドおよびデスティネーションオペランドのそれぞれは、複数のベクトルレジスタ３１０、３２０のうちの１つである。ベクトルリダクション命令に応答して、実行回路は、各レーンにおける複数のデータ要素のうち２つにリダクション演算子を適用し、複数のデータ要素のうち少なくとも１つが各レーンに残存する場合に、１または複数の残存データ要素をシフトさせる。【選択図】図３Ａ |
| format | Patent |
| fullrecord | <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_JP2017076395A</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>JP2017076395A</sourcerecordid><originalsourceid>FETCH-epo_espacenet_JP2017076395A3</originalsourceid><addsrcrecordid>eNrjZBBxDAhwDHIMCQ1WcPRzUfB1DfHwd-FhYE1LzClO5YXS3AxKbq4hzh66qQX58anFBYnJqXmpJfFeAUYGhuYG5mbGlqaOxkQpAgCuCh8E</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>APPARATUS AND METHOD</title><source>esp@cenet</source><creator>ABHAY S KANHERE ; MUAWYA M AL-OTOOM ; PAUL CAPRIOLI ; JEFFREY J COOK</creator><creatorcontrib>ABHAY S KANHERE ; MUAWYA M AL-OTOOM ; PAUL CAPRIOLI ; JEFFREY J COOK</creatorcontrib><description>PROBLEM TO BE SOLVED: To provide multiple efficient reduction operation means on an array of data elements.SOLUTION: A processor includes execution circuitry to: receive a vector reduction instruction to reduce an array of data elements stored in a source operand to a result in a destination operand using a reduction operator. Each of the source operand and the destination operand is one of vector registers 310, 320. In response to the vector reduction instruction, the execution circuitry applies the reduction operator to two of the data elements in each lane, and shifts one or more remaining data elements when there is at least one of the data elements remaining in each lane.SELECTED DRAWING: Figure 3A
【課題】複数のデータ要素アレイにおける効率的な複数のリダクション演算処理手段を提供する。【解決手段】プロセッサは、ベクトルリダクション命令を受信し、ソースオペランドに格納された複数のデータ要素のアレイを、リダクション演算子を用いてデスティネーションオペランドにおける結果に縮小する実行回路を含む。ソースオペランドおよびデスティネーションオペランドのそれぞれは、複数のベクトルレジスタ３１０、３２０のうちの１つである。ベクトルリダクション命令に応答して、実行回路は、各レーンにおける複数のデータ要素のうち２つにリダクション演算子を適用し、複数のデータ要素のうち少なくとも１つが各レーンに残存する場合に、１または複数の残存データ要素をシフトさせる。【選択図】図３Ａ</description><language>eng ; jpn</language><subject>CALCULATING ; COMPUTING ; COUNTING ; ELECTRIC DIGITAL DATA PROCESSING ; PHYSICS</subject><creationdate>2017</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20170420&DB=EPODOC&CC=JP&NR=2017076395A$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,780,885,25564,76547</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20170420&DB=EPODOC&CC=JP&NR=2017076395A$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>ABHAY S KANHERE</creatorcontrib><creatorcontrib>MUAWYA M AL-OTOOM</creatorcontrib><creatorcontrib>PAUL CAPRIOLI</creatorcontrib><creatorcontrib>JEFFREY J COOK</creatorcontrib><title>APPARATUS AND METHOD</title><description>PROBLEM TO BE SOLVED: To provide multiple efficient reduction operation means on an array of data elements.SOLUTION: A processor includes execution circuitry to: receive a vector reduction instruction to reduce an array of data elements stored in a source operand to a result in a destination operand using a reduction operator. Each of the source operand and the destination operand is one of vector registers 310, 320. In response to the vector reduction instruction, the execution circuitry applies the reduction operator to two of the data elements in each lane, and shifts one or more remaining data elements when there is at least one of the data elements remaining in each lane.SELECTED DRAWING: Figure 3A
【課題】複数のデータ要素アレイにおける効率的な複数のリダクション演算処理手段を提供する。【解決手段】プロセッサは、ベクトルリダクション命令を受信し、ソースオペランドに格納された複数のデータ要素のアレイを、リダクション演算子を用いてデスティネーションオペランドにおける結果に縮小する実行回路を含む。ソースオペランドおよびデスティネーションオペランドのそれぞれは、複数のベクトルレジスタ３１０、３２０のうちの１つである。ベクトルリダクション命令に応答して、実行回路は、各レーンにおける複数のデータ要素のうち２つにリダクション演算子を適用し、複数のデータ要素のうち少なくとも１つが各レーンに残存する場合に、１または複数の残存データ要素をシフトさせる。【選択図】図３Ａ</description><subject>CALCULATING</subject><subject>COMPUTING</subject><subject>COUNTING</subject><subject>ELECTRIC DIGITAL DATA PROCESSING</subject><subject>PHYSICS</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2017</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZBBxDAhwDHIMCQ1WcPRzUfB1DfHwd-FhYE1LzClO5YXS3AxKbq4hzh66qQX58anFBYnJqXmpJfFeAUYGhuYG5mbGlqaOxkQpAgCuCh8E</recordid><startdate>20170420</startdate><enddate>20170420</enddate><creator>ABHAY S KANHERE</creator><creator>MUAWYA M AL-OTOOM</creator><creator>PAUL CAPRIOLI</creator><creator>JEFFREY J COOK</creator><scope>EVB</scope></search><sort><creationdate>20170420</creationdate><title>APPARATUS AND METHOD</title><author>ABHAY S KANHERE ; MUAWYA M AL-OTOOM ; PAUL CAPRIOLI ; JEFFREY J COOK</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_JP2017076395A3</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; jpn</language><creationdate>2017</creationdate><topic>CALCULATING</topic><topic>COMPUTING</topic><topic>COUNTING</topic><topic>ELECTRIC DIGITAL DATA PROCESSING</topic><topic>PHYSICS</topic><toplevel>online_resources</toplevel><creatorcontrib>ABHAY S KANHERE</creatorcontrib><creatorcontrib>MUAWYA M AL-OTOOM</creatorcontrib><creatorcontrib>PAUL CAPRIOLI</creatorcontrib><creatorcontrib>JEFFREY J COOK</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>ABHAY S KANHERE</au><au>MUAWYA M AL-OTOOM</au><au>PAUL CAPRIOLI</au><au>JEFFREY J COOK</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>APPARATUS AND METHOD</title><date>2017-04-20</date><risdate>2017</risdate><abstract>PROBLEM TO BE SOLVED: To provide multiple efficient reduction operation means on an array of data elements.SOLUTION: A processor includes execution circuitry to: receive a vector reduction instruction to reduce an array of data elements stored in a source operand to a result in a destination operand using a reduction operator. Each of the source operand and the destination operand is one of vector registers 310, 320. In response to the vector reduction instruction, the execution circuitry applies the reduction operator to two of the data elements in each lane, and shifts one or more remaining data elements when there is at least one of the data elements remaining in each lane.SELECTED DRAWING: Figure 3A
【課題】複数のデータ要素アレイにおける効率的な複数のリダクション演算処理手段を提供する。【解決手段】プロセッサは、ベクトルリダクション命令を受信し、ソースオペランドに格納された複数のデータ要素のアレイを、リダクション演算子を用いてデスティネーションオペランドにおける結果に縮小する実行回路を含む。ソースオペランドおよびデスティネーションオペランドのそれぞれは、複数のベクトルレジスタ３１０、３２０のうちの１つである。ベクトルリダクション命令に応答して、実行回路は、各レーンにおける複数のデータ要素のうち２つにリダクション演算子を適用し、複数のデータ要素のうち少なくとも１つが各レーンに残存する場合に、１または複数の残存データ要素をシフトさせる。【選択図】図３Ａ</abstract><oa>free_for_read</oa></addata></record> |
| fulltext | fulltext_linktorsrc |
| identifier | |
| ispartof | |
| issn | |
| language | eng ; jpn |
| recordid | cdi_epo_espacenet_JP2017076395A |
| source | esp@cenet |
| subjects | CALCULATING COMPUTING COUNTING ELECTRIC DIGITAL DATA PROCESSING PHYSICS |
| title | APPARATUS AND METHOD |
| url | https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2024-12-30T04%3A10%3A48IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=ABHAY%20S%20KANHERE&rft.date=2017-04-20&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EJP2017076395A%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true |