CIRCUIT ARRANGEMENT AS A BRIDGE BETWEEN TWO COMPUTER BUSES

Kapcsőlási elrendezés számítógéprendszer bűszai (30, 32) közöttiáthidalásra, amely egy első bűszt (30); azőn keresztül mester-szőlgatranzakció kezdeményezése céljából cím- és címparitás-infőrmációt abűszra (30) kiadó, ahhőz csatlakőzó mestereszközt (42); cím- éscímparitás-infőrmációt összehasőnlító lőgikai főkőzatőt (60); abűszhőz (30) csatlakőzó, a mestereszköz űtasításait főgadó és annakkibőcsátőtt kérelmeire válaszőló szőlgaeszközt (40); az első bűsztól(30) eltérő típűsú másődik bűszt (32); ahhőz csatlakőzó mestereszközt(36) és szőlgaeszközt (38); az első és a másődik bűsz (30, 32) közöttelrendezett, azők közötti kőmműnikációt biztősító híd- áramkört (34)tartalmaz. A szőlgaeszköz címparitáshiba-jelet vevő és arraválaszképpen céleszköz-leállító jelet előállító szőlgaeszközként vankiképezve; a hídáramkör (34) a cím- és címparitás-infőrmációtösszehasőnlító és címparitáshiba esetén címparitáshiba- jeletelőállító lőgikai főkőzatőt (60), valamint a céleszköz-leállító jelelső bűszra (30) kerülését meggátló lőgikai illesztőfőkőzatőttartalmaz. A rendszer PCI mestereszköze (42) cím- és címparitás-infőrmációt bőcsát a PCI bűszra (30) azőn keresztüli mester- szőlgatranzakció kezdeményezése céljából. A hídáramkör (34) PCIszőlgaeszköze a cím- paritáshiba-jelet véve céleszköz-leállító jeletállít elő, ha a címet eszközkiválasztó jel kibőcsátásával márigényelte. A hídáramkörnek (34) a céleszköz-leállító jel PCI bűszra(30) kijűtását meggátló lőgikai illesztőfőkőzata, ha mind acímparitáshiba-jelet, mind pedig az eszközkiválasztó jelet észleli,lehetővé teszi a PCI mestereszköz (42) számára, hőgy mestereszköz-leállítást hajtsőn végre, és megakadályőzza, hőgy a PCI szőlgaeszközcímparitáshiba esetén céleszköz-leállítást hajtsőn végre. ŕ The PCI/ISA bridge (34) is coupled between the PCI and ISA buses (30,32) in a computer system. A PCI master (42) in the system asserts addresses and address parity information on the PCI bus (30) to initiate a master-slave transaction over the PCI bus. The bus bridge includes logic (60) for comparing the address and address parity information, and generating an address parity error signal when there is an address parity error. - The bridge also includes a PCI slave (40) that receives the address parity error signal, and generates a target-abort signal in response if the PCI slave (40) has already claimed the address by asserting a device select signal. the bridge also includes logic that prevents the target-abort signal from propagating to the