BOITIER ET DISPOSITIF ELECTRONIQUES
Boîtier électronique comprenant une plaque de substrat (2) incluant un réseau d'interconnexions (6), une première puce (7) fixée sur une face avant de la plaque et reliée audit réseau d'interconnexions par des fils (11), un bloc d' encapsulation (12) de ladite première puce et des fil...
Gespeichert in:
Hauptverfasser: | , , , , , |
---|---|
Format: | Patent |
Sprache: | fre |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
container_end_page | |
---|---|
container_issue | |
container_start_page | |
container_title | |
container_volume | |
creator | PETIT LUC BRECHIGNAC REMI COFFY ROMAIN SAUGIER ERIC CHAVADE JACQUES MARAIS DOMINIQUE |
description | Boîtier électronique comprenant une plaque de substrat (2) incluant un réseau d'interconnexions (6), une première puce (7) fixée sur une face avant de la plaque et reliée audit réseau d'interconnexions par des fils (11), un bloc d' encapsulation (12) de ladite première puce et des fils électriques sur la face avant de la plaque, une seconde puce (14) placée au-dessus d'une face arrière de la plaque de substrat et reliée audit réseau d'interconnexions par d'éléments arrière de connexion (15) interposés entre la face arrière de la plaque et une face avant de la seconde puce, et des éléments avant de connexion (18) placés sur la face avant de la plaque et reliés audit réseau d'interconnexions, ces éléments (18) s'étendant au-delà de la face frontale (13) dudit bloc d'encapsulation (12). Le boîtier peut être monté sur une carte, une matière conductrice de la chaleur étant interposée entre le boîtier et la carte.
An electronic package includes a substrate wafer with an interconnect network. A first chip is fixed to a front of the substrate, connected to the interconnect network and encapsulated by a body. A second chip is placed on a back side of the substrate wafer and connected to the interconnect network by back-side connection elements interposed between the back side of the substrate and a front side of the second chip. Front-side connection elements are placed on the front side of the substrate and connected to the interconnect network. The connection elements extend beyond the frontal face of the body. The package may be mounted on a board with an interposed thermally conductive material. |
format | Patent |
fullrecord | <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_FR2987170A1</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>FR2987170A1</sourcerecordid><originalsourceid>FETCH-epo_espacenet_FR2987170A13</originalsourceid><addsrcrecordid>eNrjZFB28vcM8XQNUnANUXDxDA7wDwZy3RRcfVydQ4L8_TwDQ12DeRhY0xJzilN5oTQ3g4Kba4izh25qQX58anFBYnJqXmpJvFuQkaWFuaG5gaOhMRFKADAuIqQ</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>BOITIER ET DISPOSITIF ELECTRONIQUES</title><source>esp@cenet</source><creator>PETIT LUC ; BRECHIGNAC REMI ; COFFY ROMAIN ; SAUGIER ERIC ; CHAVADE JACQUES ; MARAIS DOMINIQUE</creator><creatorcontrib>PETIT LUC ; BRECHIGNAC REMI ; COFFY ROMAIN ; SAUGIER ERIC ; CHAVADE JACQUES ; MARAIS DOMINIQUE</creatorcontrib><description>Boîtier électronique comprenant une plaque de substrat (2) incluant un réseau d'interconnexions (6), une première puce (7) fixée sur une face avant de la plaque et reliée audit réseau d'interconnexions par des fils (11), un bloc d' encapsulation (12) de ladite première puce et des fils électriques sur la face avant de la plaque, une seconde puce (14) placée au-dessus d'une face arrière de la plaque de substrat et reliée audit réseau d'interconnexions par d'éléments arrière de connexion (15) interposés entre la face arrière de la plaque et une face avant de la seconde puce, et des éléments avant de connexion (18) placés sur la face avant de la plaque et reliés audit réseau d'interconnexions, ces éléments (18) s'étendant au-delà de la face frontale (13) dudit bloc d'encapsulation (12). Le boîtier peut être monté sur une carte, une matière conductrice de la chaleur étant interposée entre le boîtier et la carte.
An electronic package includes a substrate wafer with an interconnect network. A first chip is fixed to a front of the substrate, connected to the interconnect network and encapsulated by a body. A second chip is placed on a back side of the substrate wafer and connected to the interconnect network by back-side connection elements interposed between the back side of the substrate and a front side of the second chip. Front-side connection elements are placed on the front side of the substrate and connected to the interconnect network. The connection elements extend beyond the frontal face of the body. The package may be mounted on a board with an interposed thermally conductive material.</description><language>fre</language><subject>BASIC ELECTRIC ELEMENTS ; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ; ELECTRICITY ; SEMICONDUCTOR DEVICES</subject><creationdate>2013</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20130823&DB=EPODOC&CC=FR&NR=2987170A1$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,780,885,25564,76547</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20130823&DB=EPODOC&CC=FR&NR=2987170A1$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>PETIT LUC</creatorcontrib><creatorcontrib>BRECHIGNAC REMI</creatorcontrib><creatorcontrib>COFFY ROMAIN</creatorcontrib><creatorcontrib>SAUGIER ERIC</creatorcontrib><creatorcontrib>CHAVADE JACQUES</creatorcontrib><creatorcontrib>MARAIS DOMINIQUE</creatorcontrib><title>BOITIER ET DISPOSITIF ELECTRONIQUES</title><description>Boîtier électronique comprenant une plaque de substrat (2) incluant un réseau d'interconnexions (6), une première puce (7) fixée sur une face avant de la plaque et reliée audit réseau d'interconnexions par des fils (11), un bloc d' encapsulation (12) de ladite première puce et des fils électriques sur la face avant de la plaque, une seconde puce (14) placée au-dessus d'une face arrière de la plaque de substrat et reliée audit réseau d'interconnexions par d'éléments arrière de connexion (15) interposés entre la face arrière de la plaque et une face avant de la seconde puce, et des éléments avant de connexion (18) placés sur la face avant de la plaque et reliés audit réseau d'interconnexions, ces éléments (18) s'étendant au-delà de la face frontale (13) dudit bloc d'encapsulation (12). Le boîtier peut être monté sur une carte, une matière conductrice de la chaleur étant interposée entre le boîtier et la carte.
An electronic package includes a substrate wafer with an interconnect network. A first chip is fixed to a front of the substrate, connected to the interconnect network and encapsulated by a body. A second chip is placed on a back side of the substrate wafer and connected to the interconnect network by back-side connection elements interposed between the back side of the substrate and a front side of the second chip. Front-side connection elements are placed on the front side of the substrate and connected to the interconnect network. The connection elements extend beyond the frontal face of the body. The package may be mounted on a board with an interposed thermally conductive material.</description><subject>BASIC ELECTRIC ELEMENTS</subject><subject>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</subject><subject>ELECTRICITY</subject><subject>SEMICONDUCTOR DEVICES</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2013</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZFB28vcM8XQNUnANUXDxDA7wDwZy3RRcfVydQ4L8_TwDQ12DeRhY0xJzilN5oTQ3g4Kba4izh25qQX58anFBYnJqXmpJvFuQkaWFuaG5gaOhMRFKADAuIqQ</recordid><startdate>20130823</startdate><enddate>20130823</enddate><creator>PETIT LUC</creator><creator>BRECHIGNAC REMI</creator><creator>COFFY ROMAIN</creator><creator>SAUGIER ERIC</creator><creator>CHAVADE JACQUES</creator><creator>MARAIS DOMINIQUE</creator><scope>EVB</scope></search><sort><creationdate>20130823</creationdate><title>BOITIER ET DISPOSITIF ELECTRONIQUES</title><author>PETIT LUC ; BRECHIGNAC REMI ; COFFY ROMAIN ; SAUGIER ERIC ; CHAVADE JACQUES ; MARAIS DOMINIQUE</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_FR2987170A13</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>fre</language><creationdate>2013</creationdate><topic>BASIC ELECTRIC ELEMENTS</topic><topic>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</topic><topic>ELECTRICITY</topic><topic>SEMICONDUCTOR DEVICES</topic><toplevel>online_resources</toplevel><creatorcontrib>PETIT LUC</creatorcontrib><creatorcontrib>BRECHIGNAC REMI</creatorcontrib><creatorcontrib>COFFY ROMAIN</creatorcontrib><creatorcontrib>SAUGIER ERIC</creatorcontrib><creatorcontrib>CHAVADE JACQUES</creatorcontrib><creatorcontrib>MARAIS DOMINIQUE</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>PETIT LUC</au><au>BRECHIGNAC REMI</au><au>COFFY ROMAIN</au><au>SAUGIER ERIC</au><au>CHAVADE JACQUES</au><au>MARAIS DOMINIQUE</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>BOITIER ET DISPOSITIF ELECTRONIQUES</title><date>2013-08-23</date><risdate>2013</risdate><abstract>Boîtier électronique comprenant une plaque de substrat (2) incluant un réseau d'interconnexions (6), une première puce (7) fixée sur une face avant de la plaque et reliée audit réseau d'interconnexions par des fils (11), un bloc d' encapsulation (12) de ladite première puce et des fils électriques sur la face avant de la plaque, une seconde puce (14) placée au-dessus d'une face arrière de la plaque de substrat et reliée audit réseau d'interconnexions par d'éléments arrière de connexion (15) interposés entre la face arrière de la plaque et une face avant de la seconde puce, et des éléments avant de connexion (18) placés sur la face avant de la plaque et reliés audit réseau d'interconnexions, ces éléments (18) s'étendant au-delà de la face frontale (13) dudit bloc d'encapsulation (12). Le boîtier peut être monté sur une carte, une matière conductrice de la chaleur étant interposée entre le boîtier et la carte.
An electronic package includes a substrate wafer with an interconnect network. A first chip is fixed to a front of the substrate, connected to the interconnect network and encapsulated by a body. A second chip is placed on a back side of the substrate wafer and connected to the interconnect network by back-side connection elements interposed between the back side of the substrate and a front side of the second chip. Front-side connection elements are placed on the front side of the substrate and connected to the interconnect network. The connection elements extend beyond the frontal face of the body. The package may be mounted on a board with an interposed thermally conductive material.</abstract><oa>free_for_read</oa></addata></record> |
fulltext | fulltext_linktorsrc |
identifier | |
ispartof | |
issn | |
language | fre |
recordid | cdi_epo_espacenet_FR2987170A1 |
source | esp@cenet |
subjects | BASIC ELECTRIC ELEMENTS ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ELECTRICITY SEMICONDUCTOR DEVICES |
title | BOITIER ET DISPOSITIF ELECTRONIQUES |
url | https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2024-12-26T14%3A16%3A30IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=PETIT%20LUC&rft.date=2013-08-23&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EFR2987170A1%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true |